HSUPA中MAC-es协议的FPGA硬件设计

摘要

HSUPA(高速上行分组接入)技术是WCDMA系统中上行链路的演进技术，该技术通过采用更容易实现的E-DCH复合编解码传输、可选的更短的时间间隔(TTI)、HARQ重传机制等关键技术，可大幅度提高WCDMA系统的上行数据传输速率。
　　本论文首先介绍WCDMAHSUPA的技术特点和发展状况，阐述了HSUPA的专有结构和特性，对HSUPA关键技术如NodeB控制的调度、HARQ、更短的TTI进行了描述。
　　随后，为实现更大的上行数据传输吞吐率，着重分析了HSUPA技术中MAC-es协议层在FPGA上的实现过程，以Verilog语言为基础对系统进行了设计及实现，包括MAC-es协议层系统的架构、基于FPGA的系统各子层的实现方案，其中重点介绍了HSUPA数据包重排序问题的处理方法和MAC-es层数据包PDU的解析与分流。
　　最后编写了测试用例，搭建了系统仿真测试平台，使用ModelSim软件对设计方案进行了单元功能及系统级功能仿真与测试。仿真结果表明，本论文提出的方案能够实现设计目标，是切实可行的。

目录

封面

声明

中文摘要

英文摘要

目录

1 绪论

1.1 WCDMA现状及发展趋势

1.2 WCDMA标准概述

1.3 本文研究的目的和意义

1.4 本文的研究内容及组织结构

2 WCDMA系统的HSUPA技术

2.1 HSUPA简介

2.2 HSUPA关键技术

2.3 HSUPA的MAC-es协议层

2.4 本章小结

3 基于FPGA的系统设计与实现

3.1 MAC-es层总体架构

3.2 RAM、QDR、DDR存储器的管理

3.3 MAC-es接收处理模块

3.4 MAC-es离线按序提交模块

3.5 MAC-es解封模块

3.6 本章小结

4 系统仿真与测试

4.1测试目的

4.2测试方案

4.3 测试结果及分析

4.4 本章小结

5 结束语

致谢

参考文献

附录 攻读硕士学位期间参与的科研项目