NoC路由器和低功耗通信网络设计

摘要

随着多处理器芯片(CMPs：Chip multi-processors)的出现，传统基于总线的SoC(System-on-chip)已越来越不能满足系统对通信带宽和可扩展性的需求，片上网络(Noc：Network-on-chip)良好的可扩展性和并行通行能力为未来CMPs的发展提供了一种更加有效的互连架构，作为构成通信网络的核心组件，路由器直接影响着NoC的性能。
　　 本文在论述NoC关键技术的基础上，设计了一种虚通道路由器，该路由器基于2D-Mesh拓扑结构，采用GALS时钟策略、XY维序路由算法、虫孔流控机制和基于信用值的低层流控技术。本文详细介绍了路由器的各个组成模块，包括输入缓存、输入控制器、路由计算、虚通道分配、开关分配、信用值分配、交叉开关等，每个路由器包括5个双向端口，每个端口包括4个虚通道。通过功能仿真验证了所设计的路由器能够正确工作，通过综合生成了路由器的门级网表，并得到了路由器及其组成模块的面积和功耗参数。
　　 互连架构占芯片整体功耗的比重越来越大，因此降低通信网络的功耗显得至关重要，本文介绍了与通信网络相关的低功耗技术，通过低摆幅技术、串行化编码和低功耗FIFO实现了通信网络的低功耗设计。在输入方波信号的情况下，低摆幅互连与插入中继器的单端全摆幅互连相比功耗下降了31.69％，带门控时钟的低功耗FIFO和不带门控时钟的FIFO相比，面积增加了6.1％，而功耗减小了25.7％。