片上互连网络组件设计及其验证研究

摘要

近50年来，半导体工艺和集成电路技术飞速发展，单个芯片集成的晶体管数量越来越多，完成的功能越来越复杂，系统芯片(SoC，System on Chip)的概念应运而生。系统芯片指在单一芯片上实现完整的系统级功能，主要特征为知识产权(IP，Intellectual Property)核重用和总线技术。随着SoC集成度的不断扩大，基于总线技术的SoC设计遇到了一系列瓶颈，如吞吐量受限，功耗、面积迅速增加，全局时钟难以同步，系统扩展性受限等，这大大制约了芯片规模的扩大和性能的提高。为了克服总线结构的不足，一些研究组织提出将片上互连网络(OCIN，On-Chip Interconnection Networks)结构应用于SoC设计，借鉴并行计算机互连网络的思想来实现大量lP核的互连，称为网络化芯片(NoC，Networks on Chip)。NoC采用全局异步局部同步(GALS，Globally-Asynchronous LocaIIy-Synchronous)技术，支持并行通信，具有良好的扩展性。 片上互连网络一般由资源节点、通信节点和通信链路组成，资源节点完成系统运算，通信节点实现资源节点间的通信，通信链路连接资源节点和通信节点。论文论述片上互连网络通信节点的设计实现，研究片上互连网络的仿真验证方法。 论文提出片上互连网络路由器设计参数和设计流程。将参数融入到设计流程中，设计并实现了参数化路由器(PRNoC，Parameterized Router for NoC)。参数化路由器设计参数分为基本参数、扩展参数和性能约束参数，具有参数化、分布式、可测试、可扩展的特性。实验结果表明，PRNoC在TSMC 0.13um标准单元工艺下，worst caSe主频超过400MHz，占用0.25mm2硅片面积。 论文针对异质多处理器片上互连网络系统，设计了5类基于连接的、无丢失的网络通信协议。系统网络接口的设计依赖于资源节点的特性，根据资源节点的不同特性，论文设计实现了3类嘲络接口，分别称为主节点网络接口，计算节点网络接口，从节点网络接口。网络接口与通信协议有机配合，极大地提高了网络通信效率。实验结果表明，网络接口在TSMC0.13um标准单元工艺下，worst case主频超过400MHz。 在设计片上互连网络通信节点的基础上，论文提出了片上互连网络的仿真验证方法。采用层次化仿真验证方案，自下而上、软硬件协同进行。仿真验证过程分为四层：基本组件仿真验证、链路层仿真验证、网络层仿真验证及系统联合仿真验证。论文在Modelsim及FPGA平台上构建了片上互连网络各层仿真验证平台，对设计的网络组件进行了功能仿真验证及性能评价。

目录

文摘

英文文摘

论文说明:图表目录

第一章绪论

1.1课题背景

1.2片上互连网络研究动态

1.2.1国际研究动态

1.2.2国内研究动态

1.2.3片上互连网络研究问题

1.3片上互连网络体系结构

1.3.1拓扑结构

1.3.2交换技术

1.3.3路由算法

1.3.4通信协议

1.3.5资源节点

1.3.6通信节点

1.4片上互连网络的仿真验证

1.5本文主要工作与内容安排

第二章片上互连网络路由器结构设计

2.1片上互连网络路由器概述

2.2片上互连网络路由器设计参数

2.3片上互连网络路由器结构设计

2.3.1微片格式

2.3.2路由器结构

2.3.3 GALS策略

2.3.4路由器扩展

2.4路由器微结构设计

2.4.1输入通道设计

2.4.2输出通道设计

2.4.3测试模块设计

2.4.4交叉开关设计

2.5实验数据

2.5.1延时、面积、功耗评估

2.5.2带宽分析

2.5.3实验综合分析

2.5.4相关路由器比较

2.6本章总结

第三章片上互连网络网络接口设计

3.1片上互连网络网络接口概述

3.2片上互连网络通信协议

3.2.1通信协议中的资源节点类型

3.2.2微片格式

3.2.3通信协议设计

3.3网络接口设计

3.3.1主节点网络接口设计

3.3.2计算节点网络接口设计

3.3.3从节点网络接口设计

3.4实验数据

3.5本章总结

第四章片上互连网络仿真验证与性能分析

4.1片上互连网络仿真验证方案

4.2片上互连网络仿真验证设计

4.2.1基本组件仿真验证设计

4.2.2链路层仿真验证设计

4.2.3网络层仿真验证设计

4.2.4系统联合仿真验证设计

4.3片上互连网络性能评价

4.3.1延时评估

4.3.2面积评估

4.3.3网络端到端延时评估

4.3.4网络应用程序开发

4.4本章总结

总结与展望

参考文献

作者攻读硕士期间发表的论文

作者攻读硕士期间参加的科研工作

致谢