二维动态可划分内存多核硬件支持

摘要

随着集成电路工艺的不断改进和计算机技术的发展，多核处理器体系结构提供了强大的运算能力，可以极大地提高整个处理器的性能，已经成为处理器的主流。然而，处于不同工艺下的存储器却相对发展缓慢，对整个计算机系统性能的提高带来了制约作用。因此，如何在多核环境下提高存储器的性能成为研究热点，多端口存储器就是在这样的背景下获得众多研究者的关注。 多端口存储器提供了多个端口，在多核环境下各处理器核可以利用多个端口同时访问存储器，使得访存工作可以并行化，提高了存储器带宽。如何有效地引入多端口存储器并对其进行编址，解决多核访存的冲突，是本文的出发点。 本文设计了一个二维编址的多端口存储器，采用二维编址方式，地址可以在X轴和Y轴两个方向变化。存储器提供多个端口，使多个处理器核可以通过多个端口并行地访存。 二维多端口存储器的每一维度采用线性存储编址，多个核通过不同的数据端口同时访问该存储器时，会出现物理地址冲突的问题。本文提出了二维多端口存储器分块策略以及动态分块策略，并根据分块策略，设计了相应的地址转换电路。 本文在Xilinx Virtex4 ML403开发板上实现了该设计，并且通过自己编写多核并发程序对不同区块的内存进行存储测试。测试表明，在相同任务负载的情况下，系统消耗时钟数平均减少58.33％，内存冲突数平均减少55.28％。 综上所述，本文提出的二维多端口存储器结合了二维编址技术和多端口技术的优点，方便了访存操作，充分利用了二维存储器访问的灵活性，且根据多核运行环境的提出了分块策略以优化性能，最终缩小了多核处理器与存储器之间的速度差距，提升了系统性能。

目录

文摘

英文文摘

论文说明:图表目录

声明

第1章绪论

1.1课题背景

1.1.1多核处理器的现状

1.1.2多核下的内存管理

1.1.3二维存储器的提出

1.1.4多端口存储器简介

1.1.5 FPGA技术的发展

1.2本文研究动机

1.3本文主要工作

1.4主要研究难点

1.5本文组织结构

1.6本章小结

第2章二维存储器及多核下存储器研究综述

2.1二维存储器相关研究

2.2多端口存储器相关研究

2.3多核环境下内存管理相关研究

2.4目前存在的问题

2.5本章小结

第3章本文研究的系统结构

3.1二维多端口存储器设计思想

3.2使用二维多端口存储器的系统结构

3.3本章小结

第4章二维多端口存储器设计

4.1存储器I/O设计

4.2冲突解决策略

4.3本章小结

第5章二维多端口存储器多核硬件支持

5.1线性存储的二维多端口存储器

5.2二维多端口存储器分块策略

5.3二维多端口存储器动态分块策略

5.4本章小结

第6章系统仿真与综合

6.1系统仿真

6.1.1仿真功能描述

6.1.2本文系统的仿真

6.2逻辑综合

6.3本章小结

第7章系统测试与结果分析

7.1系统测试方法

7.2系统测试结果与分析

7.3本章小结

第8章结论与展望

参考文献

附录A 二维四端口内存模块设计源码

作者简历

致谢