适用于音频编解码器的高精度Δ-∑ADC系统设计

摘要

Δ-∑(Delta-Sigma)类型的数据转换器以其过采样和噪声整形两大特征著称，在高精度数据转换领域获得广泛应用。现代便携式设备中的音频转换即是其重要应用之一。而在此类应用中，为满足高保真和超长电池续航能力的要求，Δ-∑模数转换器(Analog-to-DigitalConvertor，ADC)的高精度低功耗设计至关重要。
　　本文提出了一种应用于音频编解码器的Δ-∑ADC系统设计方案，包括核心的Δ-∑调制器和后级数字抽取滤波器。首先，采用经时序优化的前馈结构来搭建Δ-∑调制器的理想模型。作为对Matlab仿真的补充，展开了对积分器非理想因素的理论计算，包括采样电容值和积分器中运算放大器的有限DC增益、增益带宽积(Gain-BandwidthProduct，GBW)和摆率(SlewRate，SR)，并考虑了闪烁噪声和反馈数模转换器（Digital-to-AnalogConvertor，DAC）的非线性，从而得到完整的调制器系统模型和各级积分器的设计参数。
　　在调制器的电路设计中，重点对各级积分器中的运放进行了低功耗设计。为提高其GBW和SR，引入了Current-starvation技术、电阻补偿和SRboosting技术，在满足设计指标的前提下大大降低了功耗。仿真表明在幅值为-4.35dB的信号输入下，Δ-∑调制器的信号噪声失真比(SignaltoNoiseandDistortionRatio，SNDR)达到了106.4dB，功耗和品质因数(FigureofMerit，FOM)分别为3.86mW和565.75fJ/Conversion-step。该调制器在GlobalFoundries0.18μmBCD1P4M工艺下设计与实现，后仿结果表明巳满足设计要求。
　　另外，还完成了后级数字抽取滤波器的设计工作。抽取滤波器由级联积分梳状（CascadedIntegrator-Comb，CIC）滤波器和两级半带滤波器组成。CIC滤波器采用了非递归的低功耗结构。半带滤波器则是在正则有符号数（CanonicSignedDigit，CSD）编码的基础上优化了算法，进一步降低了硬件开销及功耗。后仿表明该抽取滤波器能很好地完成降采样和滤波的功能，而且不会影响调制器的输出性能。
　　最后，结合Δ-∑调制器和抽取滤波器，在前述工艺下完成了整个Δ-∑ADC的版图设计，并已付诸流片。

目录

论文说明

声明

致谢

摘要

插图和附表目录

第一章 绪论

1．1 研究背景

1．2 国内外研究现状及发展趋势

1．3 论文结构安排

第二章 △-ΣADC概述

2．1 主要性能参数

2．1．1 信号带宽及采样频率

2．1．2 分辨率

2．1．3 精度

2．1．4 转换速度

2．1．5 动态范围

2．1．6 信噪比

2．1．7 信号量化噪声比

2．1．8 信号噪声失真比

2．1．9 有效位数

2．2 △-Σ调制器

2．2．1 过采样和噪声整形

2．2．2 架构设计

2．3 数字抽取滤波器

2．3．1 CIC滤波器

2．3．2 半带滤波器

2．4 本章小结

第三章 △-Σ调制器设计实现

3．1 设计指标

3．2 系统建模

3．2．1 理想模型

3．2．2 积分器非理想因素理论计算

3．2．3 完整的非理想模型

3．3 电路设计

3．3．1 开关电容模型

3．3．2 运放的设计实现

3．3．3 仿真结果

3．4 版图及后仿

3．5 本章小结

第四章 数字抽取滤波器设计实现

4．1 设计指标

4．2 系统建模

4．2．1 CIC滤波器设计

4．2．2 半带滤波器设计

4．2．3 仿真结果

4．3 Verilog代码

4．4 后端综合及后仿

4．5 △-ΣADC完整版图

4．6 本章小结

第五章 总结与展望

5．1 论文总结

5．2 工作展望

参考文献

攻读学位期间科研成果