信号采集阵列的桥接系统硬件设计

摘要

信号采集阵列是现代信号处理技术的研究热点，具备高空间分辨率，高采样率等优势，目前广泛应用在海上地震勘探，声呐探索等领域。桥接系统作为信号采集阵列的重要组成部分，负责接收并转发前端阵元采集数据至后端信号处理设备，为采集阵列提供稳定、可靠的数据桥接途径。
　　为此，本文研究开发了基于QorIQ多核处理器的信号采集阵列的桥接系统硬件平台。通过4路百兆以太网光接口接收前端阵元采集数据，利用QorIQ处理器完成对链路数据的接收、预处理及实时转发。利用2路千兆以太网光接口外接交换机用来外扩数据分析平台，通过LVDS接口实现与信号处理机、数据记录仪的通信交互，实现采集数据记录、实时分析、回放等功能，此外，桥接系统扩展多路RS422串口用于管理记录本地传感器数据，实现对本地工作环境的实时监控。
　　本文研究开发基于QorIQ多核处理器信号采集阵列的桥接系统已完成工程样机研制，通过实验室模拟数据验证，工作可靠稳定，达到了设计要求。

目录

声明

致谢

摘要

1 绪论

1．1 课题的背景和意义

1．2 相关研究概述

1．2．1 信号采集阵列发展和现状

1．2．2 QorIQ平台处理器

1．2．3 FPGA技术概述

1．3 课题研究内容和文章组织结构

1．3．1 课题研究内容

1．3．2 文章组织结构

2 系统总体架构

2．1 桥接系统需求分析

2．2 桥接系统硬件整体方案设计

2．2．1 系统总体架构

2．2．2 系统功能模块划分

2．2．3 主要芯片选型

2．3 本章小结

3 系统模块详细设计

3．1 QorIQ平台主处理器模块设计

3．1．1 DDR3 SDRAM接口

3．1．2 以太网接口

3．1．3 Nor Flash模块

3．1．4 调试接口

3．2 FPGA模块电路设计

3．2．1 PCI-E接口

3．2．2 LVDS数据接口

3．2．3 多通道RS422串口控制

3．2．4 复位控制及上电时序控制

3．3 FPGA模块逻辑功能设计

3．3．1 PCI-E数据收发模块

3．3．2 记录仪模块

3．3．3 信号处理机模块

3．4 系统时钟设计

3．5 电源模块设计

3．5．1 系统功耗统计

3．5．2 系统供电方案

3．5．3 主处理器上电时序

3．6 本章小结

4 系统硬件实现

4．1 PCB布局及叠层设计

4．2 PCB布线及仿真

4．2．1 PCB布线规则

4．2．2 DDR3 SDRAM布线和仿真

4．3 系统PCB设计结果

4．4 本章小结

5 系统测试

5．1 系统硬件调试

5．2 电源测试

5．3 时钟及关键信号测试

5．4 系统测试

5．4．1 以太网性能测试

5．4．2 LVDS接口测试

5．4．3 串口功能测试

5．4．4 处理器性能测试

5．5 系统功耗测试

5．6 本章小结

6 总结与展望

6．1 总结

6．2 展望

参考文献

作者简历