声明
摘要
第一章 绪论
1.1 课题的背景及意义
1.2 航电系统发展现状
1.3 局部重构技术概述
1.4 论文的主要工作及内容安排
第二章 综合航电系统核心处理板总体设计
2.1 概述
2.2 主要技术指标
2.2.1 硬件主要要求
2.2.2 软件主要要求
2.2.3 接口主要要求
2.2.4 结构总体要求
2.3 总体设计方案
2.4 本章小结
第三章 综合航电系统核心处理板信号处理单元设计与实现
3.1 时钟系统设计与实现
3.1.1 时钟需求
3.1.2 时钟系统设计框图
3.1.3 时钟系统设计与实现
3.2 电源系统设计与实现
3.2.1 电源需求
3.2.2 电源系统设计框图
3.2.3 电源系统设计与实现
3.3 复位系统设计与实现
3.3.1 复位需求
3.3.2 复位系统设计框图
3.3.3 复位系统设计与实现
3.4 板卡环境检测单元设计与实现
3.4.1 温度检测设计
3.4.2 温度监测设计与实现
3.4.3 电流电压检测设计
3.4.4 电流电压检测设计与实现
3.5 存储器接口设计与实现
3.5.1 EEPROM接口设计与实现
3.5.2 FLASH接口设计与实现
3.6 通信接口设计与实现
3.6.1 异步LVDS串行通信接口设计
3.6.2 异步LVDS串行通信接口设计与实现
3.6.3 CAN总线接口设计
3.6.4 CAN高速接口设计与实现
3.7 本章小结
第四章 综合航电系统核心处理板重构管理单元设计与实现
4.1 可重构技术概述
4.1.1 可重构技术的定义
4.1.2 可重构方式的分类
4.2 FPGA动态重构技术概述
4.2.1 基于FPGA的局部动态重构技术
4.2.2 具有局部动态重构功能的FPGA
4.2.3 FPGA的局部动态重构设计方法
4.2.4 FPGA动态可重构设计术语简介
4.2.5 FPGA动态可重构设计流程概述
4.2.6 FPGA动态可重构技术设计原则
4.2.7 FPGA动态可重构技术实现流程
4.3 FPGA动态重构管理单元的设计与实现
4.3.1 FPGA动态重构管理单元总体设计
4.3.2 FPGA动态重构管理单元本地模式
4.3.3 FPGA动态重构管理单元远程模式
4.4 DSP动态重构技术概述
4.4.1 基于DSP的局部动态重构技术
4.4.2 DSP的局部动态重构设计方法
4.5 DSP动态重构管理单元的设计与实现
4.5.1 DSP内存存储区域划分
4.5.2 DSP多核镜像制作流程
4.5.3 DSP动态重构技术的实现流程
4.5.4 DSP动态重构管理单元本地模式
4.5.5 DSP动态重构管理单元远程模式
4.6 本章小结
第五章 综合航电系统核心处理板测试与结果分析
5.1 测试环境的搭建
5.2 测试与结果分析
5.2.1 时钟系统测试与分析
5.2.2 电源系统测试与分析
5.2.3 复位系统测试与分析
5.2.4 存储器接口测试与分析
5.2.5 板卡环境检测测试与分析
5.2.6 异步LVDS串行总线接口测试与分析
5.2.7 CAN总线接口测试与分析
5.2.8 重构管理单元测试与分析
5.3 本章小结
第六章 总结与展望
6.1 总结
6.2 展望
参考文献
发表论文和参加科研情况说明
致谢