首页> 中文学位 >数字图像高速采集和传输技术的研究与实现
【6h】

数字图像高速采集和传输技术的研究与实现

代理获取

目录

封面

声明

中文摘要

英文摘要

目录

第一章 绪论

1.1本课题研究背景

1.2本课题工作意义和主要研究内容

1.3本章小结

第二章 高速相机系统总体方案设计

2.1高速相机总体架构设计

2.2高速相机系统硬件电路设计

2.3本章小结

第三章 高速电路PCB布局布线设计

3.1 PCB高速信号线的阻抗匹配

3.2 FPGA与DDR2布局布线设计

3.3 DSP与DDR2布局布线设计

3.4高速PCB六层板分层设计

3.5本章小结

第四章 高速相机系统基于FPGA逻辑设计

4.1 FPGA控制CMOS程序设计

4.2 DDR2 SDRAM控制程序设计

4.3 FPGA中领域算法的实现

4.4中值滤波算法效果验证

4.5本章小结

第五章 基于DSP图像压缩程序设计

5.1 DSP中JPEG图像压缩算法实现

5.2 DSP以太网接口程序设计

5.3实验结果与分析

5.4本章小结

第六章 图像实时采集系统测量误差校正

6.1图像采集系统坐标系的建立

6.2 CMOS图像传感器标定实验

6.3系统测量误差分析实验

6.4本章小结

第七章 总结与展望

参考文献

发表论文和参加科研情况说明

致谢

展开▼

摘要

近年来,图像处理和检测技术已经在国防工业、汽车电子、医药卫生、视频监控和工业测量等领域得到广泛应用,如何解决图像高分辨率和实时传输之间的矛盾,开发出一款实时性能更好的工业相机对相关领域的发展具有重要意义。同时,随着网络和多媒体技术的发展,对信息数据的存储和传输都提出了更高的要求,也给现有的有限带宽带来了严峻的考验,极大地制约了图像通信的发展。因此图像压缩技术得到越来越广泛地关注。
  为了实现图像数据的高速采集和传输,设计一款以DSP和FPGA为核心处理架构的高速工业相机。FPGA实时采集图像数据,并对图像进行简单算法预处理后,传输到DSP进行复杂算法处理,系统通过高速以太网接口与上位机进行通讯。高速相机系统应用高性能DSP和FPGA以及大容量高速存储技术,通过提高FPGA对图像预处理的算法效率,并在DSP中实现JPEG图像压缩算法,提升了系统图像采集和传输实时性。实验结果表明,当图像分辨率为1600?1200时,FPGA采集图像速度为30fps,DSP向上位机传输图像速率可达30fps,可以满足大多数工业领域对图像采集和传输的实时性要求。
  本文的主要工作内容如下:
  (1)通过研究国内国外工业相机的发展现状,分析了国内外工业相机软件和硬件方面的差距,总结了工业相机的发展趋势。
  (2)在前人研究成果的基础上,设计一款以DSP+FPGA为核心处理架构的高速工业相机,并通过高速DDR2 SDRAM对图像数据进行实时读写和存储。根据要求设计系统硬件电路。
  (3)对系统DDR2高速信号线部分依据高速PCB的绘制原则进行布线,同组信号之间满足长度匹配要求,不同组信号线的布线间距满足3W原则。
  (4)编程实现FPGA控制CMOS传感器进行图像采集,并通过IP核实现DDR2读写控制器设计,采集的图像通过两片DDR2进行乒乓读写,并通过领域算法实现对图像的中值滤波处理。
  (5)在DSP中实现JPEG图像压缩编码算法,并通过NDK网络编程实现DSP和上位机之间的以太网通信。
  (6)在实验室条件下,对CMOS镜头的畸变参数进行标定,并对镜头进行畸变校正,在实验的基础上对系统测量误差进行分析。

著录项

相似文献

  • 中文文献
  • 外文文献
  • 专利
代理获取

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号