首页> 中文学位 >全局曝光CMOS图像传感器研究
【6h】

全局曝光CMOS图像传感器研究

代理获取

目录

声明

第1章 绪论

1.1 图像传感器概述

1.2 全局曝光CMOS图像传感器的发展现状

1.3 选题的目的和意义

1.4 本文的内容安排

第2章 全局曝光CMOS图像传感器架构

2.1 电子快门曝光模式

2.2 CMOS图像传感器的读出方式

2.3 全局曝光像素结构

2.3.1 5T全局曝光像素

2.3.2 7T全局曝光像素

2.3.3 电压域全局曝光像素

2.3.4 8T全局曝光像素

2.4 CMOS图像传感器ADC

2.4.1芯片级ADC

2.4.2像素级ADC

2.4.3列级ADC

2.5 CMOS图像传感器架构

2.6 本章小结

第3章 全局曝光CMOS图像传感器像素研究

3.1 像作基本原理

3.2 CMOS图像传感器像素的性能参数

1. 填充因子(Fill Factor)

2. 满阱容量(Full Well Capacity,FWC)

3. 量子效率(Quantum Efficiency, QE)

4. 动态范围(Dynamic Range, DR)

5. 信噪比(Signal to Noise Ratio, SNR)

6. 转换增益(Conversion Gain, CG)

3.3 全局曝光像素设计

3.3.1 像素结构选择

3.3.2 像素工作时序说明

3.3.3 8T像素结构噪声分析

3.3.4 像素设计指标

3.3.5 像素具体设计

3.3.6 仿真结果

3.3.7 8T全局曝光像素版图设计

3.3.8 8T全局曝光像素版图

3.4 本章小结

第4章 基于数字域相关双采样列级单斜ADC设计

4.1 数字域相关双采样技术

4.2 数字域相关双采样单斜ADC设计及工作原理

4.2.1 数字域相关双采样列级单斜ADC总体设计

4.2.2 数字域相关双采样列级单斜ADC工作原理

4.3 比较器设计

4.3.1 比较器特性分析

4.3.2 比较器设计

4.4 斜坡发生器的设计

4.4.1 DAC的选型与原理分析

4.4.2 非理想因素分析

4.4.3 DAC单位电容总数

4.4.4 DAC单位电容值

4.5 单位增益缓冲器的设计

4.5.1 单位增益缓冲器设计指标

4.5.2 单位增益器仿真结果

4.5.3 斜坡发生器仿真结果

4.6 列级ADC的仿真验证

4.7 本章小结

第5章 全局曝光CMOS图像传感器芯片总体实现

5.1 总体时序设计说明

5.2 全局曝光CMOS图像传感器芯片

5.2.1 全局曝光CMOS图像传感器芯片设计

5.2.2 全局曝光CMOS图像传感器芯片版图

5.2.3 全局曝光CMOS图像传感器芯片性能总结

5.3 本章小结

第6章 总结和展望

6.1 工作总结

6.2 后续工作展望

参考文献

发表论文和参加科研情况说明

致谢

展开▼

摘要

互补金属-氧化物半导体(Complementary Metal-OxideSemiconductor,CMOS)图像传感器由于其先进的物理性能,日益成为当今数字图像采集技术中的主流。其中,全局曝光CMOS图像传感器可以避免滚筒曝光模式所导致的失真现象,被广泛应用于运动物体的成像,主要涉及消费电子、机器视觉、航天和军事等领域。而在全局曝光像素中,电压域8管(8Transistors,8T)有源像素不仅可以克服电荷域像素所导致的寄生光感差的问题,同时可以避免7管(7Transistors,7T)像素中的电荷泄漏的问题,并且可采用相关双采样技术来减小噪声,因而成为全局曝光像素的主流技术。本文主要研究基于8T有源像素的全局曝光CMOS图像传感器。 本文首先全面分析了全局曝光CMOS图像传感器的国内外发展现状,研究了几种全局曝光像素结构的工作原理和各自的优缺点。在研究全局曝光CMOS图像传感器的工作原理的基础上,设计了该全局曝光CMOS图像传感器系统架构,并结合项目的要求,确定了其中各模块的设计指标。然后完成了像素模块的具体电路设计,版图设计以及器件仿真。采用基于数字域相关双采样的单斜坡ADC对像素信号进行读出和数字化,实现对像素的两次输出信号分别进行量化,并将其量化结果在数字域做差,以降低列级读出电路间的固定模噪声和提高模拟电路对于失配的容忍度。最后,完成了该全局曝光CMOS图像传感器中数字时序控制电路的设计工作,并完成了完整图像传感器的版图的设计和验证工作。 本文采用130nm CMOS工艺进行设计,完整CMOS图像传感器芯片尺寸为6.3mm×6.4mm。其中有效像素阵列为760×480,像素面积为5μm×5μm,转换增益为103.2100μV/e。列级单斜模数转换器(Analog-to-Digital Converter,ADC)分辨率为10位,输出有效位为8.9bit,微分非线性(Differential nonlinearity,DNL)范围为-0.4/0.4LSB,积分非线性(Integral Nonlinearity,INL)范围为-0.4/0.8LSB,帧频为73.8帧/秒。

著录项

  • 作者

    徐爽;

  • 作者单位

    天津大学;

  • 授予单位 天津大学;
  • 学科 微电子学与固体电子学
  • 授予学位 硕士
  • 导师姓名 徐江涛;
  • 年度 2017
  • 页码
  • 总页数
  • 原文格式 PDF
  • 正文语种 中文
  • 中图分类
  • 关键词

    曝光; CMOS图像;

相似文献

  • 中文文献
  • 外文文献
  • 专利
代理获取

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号