基于片上多核的H.264编码的并行加速性研究

摘要

随着便携设备上高画质视频处理等需求的日益增长,高性能编解码等相关问题的研究逐渐成为热点。H.264作为新一代视频编解码标准,具有高压缩率和高画质等特点,但同时它的计算复杂度也很高。在嵌入式领域,一般的处理平台的计算能力已经不能满足H.264高计算复杂度的要求。当前多核技术成为下一代超级集成电路发展的发展趋势,于是,利用片上多核(MPSoC)平台来应对高复杂计算成为必然选择。
　　 本文在研究了现行的软件并行算法和硬件并行系统结构的基础上,在硬件结构方面,结合H.264编码的需求,设计了单总线结构的MPSoC。该系统的计算模块采用了4个NiosⅡ处理器核,核间交互采用互斥核、PIO中断和条件同步相结合的模式,系统存储采用本地存储和共享存储相结合的混合模式,并在StratixⅡ的FPGA上对该结构进行了实现和功能验证；在软件算法方面,经过分析采用了基于片的并行方式来最少限度的减少处理器之间的数据依赖关系；并且由于H.264标准中的基本档次适合本文面对的便携设备中的实时编码需求,在选择出X264编码器作为基础代码体系之后,对其进行相应的裁剪和优化。将修改后的编码器向所设计的MPSoC上进行移植,移植的过程中引入了一个最小限度的嵌入式实时操作系统内核Erika Enterprise,用以管理中断、mutex互斥核和共享数据等。
　　 对在该MPSoC平台上的编码器性能进行测试,实验中采用了不同分辨率、不同图像特征的测试序列,证明了在多核平台上,通过合理的安排片数据的大小以保证处理器负载平衡,H.264并行编码可以获得良好的加速效果。

目录

文摘

英文文摘

第一章 引言

第一节 研究背景

第二节 视频编码标准的发展和研究现状

第三节 MPSoC的发展趋势和研究现状

第四节 本文内容结构

第二章 H.264编码标准及并行化分析

第一节 H.264编码器的系统框架

第二节 H.264编码的核心技术

2.2.1 预测编码

2.2.2 变换编码,量化和滤波

2.2.3 熵编码

第三节 H.264的主要特征

第四节 H.264并行化分析

2.4.1 并行算法选择

2.4.2 基于数据并行的H.264编码分析

第三章 基于FPGA的MPSoC设计

第一节 MPSOC开发环境和流程

3.1.1 FPGA开发板简介

3.1.2 开发环境和流程

第二节 MPSoC的核心组件

3.2.1 Nios Ⅱ微处理器

3.2.2 Avalon总线

第三节 并行体系结构

第四节 MPSoC原型系统的设计

3.4.1 总体设计

3.4.2 存储器功能模块

3.4.3 核间通信功能模块

3.4.4 其它功能模块

3.4.5 系统生成

3.4.6 系统的启动和通讯

第四章 基于MPSoC的H.264并行编码

第一节 编码器的选择

第二节 X264编码器的优化

4.2.1 硬件平台优化

4.2.2 项目级优化

4.2.3 代码级优化

第三节 X264编码器在MPSoC上的并行实现

4.3.1 X264编码器的移植

4.3.2 X264编码器的并行实现

第五章 实验与评价

第一节 性能评价指标

第二节 实验条件

第三节 实验结果分析

第六章 结论

参考文献

致谢

个人简介与研究成果