高精度的时序控制系统设计与实现

摘要

本论文旨在根据需求，主要研制出一套时基精度较高、实时性更好的高精度时序控制系统。系统不仅应具备本地操作、显示的功能，还要求有远程控制功能，本文重点研究了高性能时序处理芯片FPGA设计的关键技术，同时研究了ARM与FPGA之间的数据通信和系统远程通信等问题。
　　为此，通过对以往利用PC机或单片机的，依靠纯软件实现方式设计的系统所存在的缺陷进行深入调研和分析，以及针对系统应用背景的特殊性和系统对时基精度、实时性的高精度要求，本论文提出了一种基于ARM+FPGA架构的设计方案。通过深入研究和设计，本文采用ATMEL公司的AT91SAM9260型ARM处理器，并研究了外设设计方法以及socket通信等，达到了本地操作、显示和远程控制的目的;研究了ARM与FPGA之间数据通信技术及设计方法，解决了ARM与FPGA之间数据的稳定传输问题;同时采用Altera公司的CycloneⅡ系列的EP2C8Q208I8型FPGA器件，研究了FPGA设计关键技术，如有限状态机、面积与速度的平衡与互换等，并对面积与速度的平衡与互换设计思想中的乒乓算法进行了改进，实现了对数据的高精度时序处理。
　　最后，本文完成了高精度的时序控制系统的整体设计与软硬件联机调试，并针对系统性能指标进行了测试。测试结果表明:系统能够严格按照预设参数输出时基精度1us的脉冲，其实时性与原实现方式相比有了很大的提高，延迟不超过200ns，达到了预期目标，同时具有实用价值。

目录

声明

摘要

1 绪论

1．1 课题研究的背景及来源

1．2 国内外研究现状及发展趋势

1．3 课题研究的目的及意义

1．4 课题的研究内容及论文结构

2 高精度时序控制系统关键技术研究

2．1 系统性能指标分析

2．2 FPGA设计关键技术研究

2．2．1 有限状态机

2．2．2 面积与速度的平衡和互换

2．3 本章小结

3 高精度时序控制系统设计

3．1 系统功能描述

3．1．1 系统功能描述

3．1．2 系统的输入／输出信号

3．2 系统总体结构

3．2．1 系统总体结构

3．2．2 系统工作数据流图

3．3 系统硬件设计

3．3．1 基于ARM系统硬件设计

3．3．2 基于FPGA系统硬件设计

3．3．3 ARM与FPGA的交互设计

3．3．4 通信单元设计

3．4 系统软件设计

3．4．1 ARM控制器模块设计

3．4．2 FPGA模块设计

3．5 本章小结

4 系统仿真、测试及结论

4．1 系统仿真

4．2 系统测试

4．2．1 概述

4．2．2 输出脉冲测试

4．2．3 输出延迟测试

4．2．4 实时性测试

4．3 结论

4．4 本章小结

总结及展望

本课题工作总结

本课题工作展望

致谢

参考文献

附录

攻读硕士学位期间发表的学术论文及研究成果