一种USB延长器的研究与设计

摘要

USB技术的发展方兴未艾,支持USB协议的设备种类也越来越多.1998年USB1.1协议正式发布,可以支持1.5Mbps和12Mbps两种不同的速率.2000年USB2.0的出现将最高速度惊人的提高了40倍,达到了480Mbps.然而作为一种流行的总线标准,它5米的线缆长度限制始终是一个巨大的障碍.虽然可以通过5个集线器级联的方式将这一距离提高到30米,但在很多情况下仍然不够用.因此开发一种USB延长器具有非常重要的意义.该文讨论了一种USB延长器的模型.它基于USB1.1协议,在主机侧添加了一个本地扩展LEX,设备侧添加了一个远程扩展REX,两者之间采用普通网线进行连接.同时为了使设备能正常工作,还改写了LEX和REX部分的USB协议.该文首先讨论了USB延长器模型的结构,把模型模块化,介绍了每个模块的功能分工和引脚设计,并给出了一个总体的电路图.然后详细讨论了每个模块的实现,用Verilog HDL语言实现了各个模块的功能,并给出了仿真结果.文章依据USB1.1协议,重点讨论了LEX和REX端协议部分的设计,给出了用Verilog语言实现的源程序和仿真结果.最后文章总结了该方案的优缺点,并提出了进一步完善的思路.

目录

文摘

英文文摘

第1章绪论

1.1问题的提出

1.2国内外关于这种问题的解决方案

1.2.1方案一：利用嵌入式USB主机

1.2.2方案二：利用网线进行转换

1.3本文研究的意义

1.4本文主要研究内容

第2章USB简介

2.1 USB信号规范

2.1.1数据编码

2.1.2 比特填充

2.1.3同步方式

2.1.4 EOP宽度

2.1.5时延

2.2 USB协议

2.2.1数据发送顺序

2.2.2同步字段

2.2.3包字段格式

2.2.4包格式

2.2.5处理格式

2.2.6数据切换同步和重试

第3章系统结构和模块引脚设计

3.1 LEX/REX结构

3.2 USB收发器

3.3 UTMI

3.4网络收发器

3.4.1 LXT905

3.4.2 NETPHY

3.5 LEX/REX引擎

3.5.1先进先出缓冲区(FIFO buffer)

3.5.2 LEX/REX引擎

3.6系统电路图

第4章UTMI和NETPHY模块的实现

4.1 UTMI模块实现

4.1.1 DPLL(Data Phase Lock Logic)

4.1.2 SYNC和EOP的检测

4.1.3 NRZI编解码

4.1.4比特填充

4.1.5 UTMI仿真结果

4.2 NETPHY模块的实现

第5章SIE模块协议设计

5.1 SETUP包的处理

5.2IN包的处理

5.3 OUT包的处理

5.4设备挂起和复位

第6章SIE模块的实现

6.1 SIE的详细结构

6.2 FIFO模块的实现

6.3传输类型的判断

6.4 CRC校验

6.5协议逻辑模块的实现

结论

致谢

参考文献

攻读硕士学位期间发表的论文