声明
摘要
第1章 绪论
1.1 课题的背景及研究意义
1.1.1 课题的背景
1.1.2 课题的研究意义
1.2 国内外研究现状分析
1.2.1 基于ARM的路由器现状分析
1.2.2 路由器高可靠性发展现状
1.2.3 驱动软件的现状分析
1.2.4 现有研究工作存在的问题或不足
1.3 课题的主要研究内容
1.4 论文组织结构
第2章 主板驱动软件需求分析及总体设计
2.1 路由器硬件环境
2.1.1 CPU小系统
2.1.2 FPGA系统
2.1.3 DPLL时钟系统
2.2 路由器主板驱动
2.3 路由器主板驱动需求分析
2.3.1 可靠性需求分析
2.3.2 功能需求分析
2.4 路由器主板系统总体设计
2.4.1 主板系统高可靠启动设计方案
2.4.2 路由器主板驱动功能模块设计
2.5 本章小结
第3章 主板系统高可靠性启动详细设计与实现
3.1 双SPI Flash自动翻转软件启动流程
3.1.1 U-Boot软件与FPGA逻辑交互启动流程
3.1.2 FPGA逻辑与U-Boot软件交互启动的注意点
3.2 FPGA内部各模块设计
3.3 核心代码
3.3.1 U-Boot设置系统正常启动完成标志函数
3.3.2 修复正常半区函数
3.4 本章小结
第4章 主板驱动软件详细设计与实现
4.1 中断驱动软件详细设计与实现
4.1.1 主板实现中断处理面临的问题及解决方案设计
4.1.2 中断驱动软件设计与实现
4.2 SMI总线驱动软件详细设计与实现
4.2.1 主板SMI总线实现机制
4.2.2 SMI总线自旋锁机制
4.2.3 SMI总线驱动软件设计与实现
4.3 IIC总线驱动软件详细设计与实现
4.3.1 主板IIC总线实现机制
4.3.2 IIC总线驱动软件设计与实现
4.4 PCIe总线驱动软件详细设计与实现
4.4.1 PCIe体系结构概述
4.4.2 主板PCIe总线实现机制
4.4.3 PCIe总线驱动软件设计与实现
4.5 本章小结
第5章 主板驱动软件测试
5.1 基于双SPI Flash自动翻转高可靠性启动测试
5.1.1 从备份半区启动测试
5.1.2 修复正常半区测试
5.1.3 从修复后的正常半区成功启动测试
5.2 中断驱动模块的测试
5.2.1 中断驱动测试中出现的问题及解决
5.2.2 中断驱动的测试截图
5.3 SMI总线驱动模块的测试
5.3.1 SMI总线驱动测试中出现的问题及解决
5.3.2 SMI总线驱动软件的测试截图
5.4 IIC总线驱动模块的测试
5.4.1 IIC总驱动测试中出现的问题及解决
5.4.2 IIC总线驱动测试截图
5.5 PCIe驱动模块的测试
5.5.1 PCIe驱动测试中出现的问题及解决
5.5.2 PCIe驱动测试截图
5.6 本章小结
总结与展望
致谢
参考文献
1.攻读硕士学位期间参加的科研项目及论文发表情况