基于FPGA的1024点流水线工作方式的FFT实现

摘要

本文主要研究基于FPGA的高速流水线工作方式的FFT实现。围绕这个目标利用Xilinx公司VIRTEX_Ⅱ系列FPGA，及其提供的ISE设计工具、modelsim仿真工具、Synplify综合工具及MATLAB，完成了流水线工作方式的FFT中基于每一阶运算单元的高效复数乘法器的设计、各阶控制单元的设计、数据存储器的设计，从而完成1024点流水线工作方式的FFT，达到工作在50MHZ时钟频率的设计要求。

目录

文摘

英文文摘

独创性声明及关于论文使用授权的说明

第一章绪论

1.1数字信号处理概述

1.1.1.简单的数字信号处理系统

1.1.2数字信号处理的发展概况

1.1.3数字信号处理的优点及应用

1.2高速FFT处理器的发展现状

1.3数字信号处理的FPGA解决方案简介

1.4本论文的选题意义和研究内容

第二章FPGA技术及XILINX VIRTEX Ⅱ系列芯片

2.1 FPGA技术概述

2.2 Virtex Ⅱ系列FPGA结构及特点

2.2.1 Virtex-Ⅱ系列FPGA概述

2.2.2 Virtex-ⅡFPGA的总体结构

第三章硬件描述设计语言VHDL

3.1概述VHDL

3.2基本结构及语法规范

3.3 VHDL语言设计步骤

3.4利用VHDL语言开发的优点

3.5小结

第四章离散傅立叶变换(DFT)和FFT算法

4.1离散时间傅立叶变换

4.2离散傅立叶变换

4.3 FFT算法

4.4基2按时域抽取(DIT)的FFT

4.4.1算法原理推导

4.4.2对FFT算法的认识

4.5小结

第五章高速流水线工作方式FFT的实现方案及MATLABLE仿真

5.1 FFT的流水线工作原理

5.2 1024点FFT的流水线工作实现方案

5.3 1024点FFT的流水线工作实现的MATLAB仿真

5.4小结

第六章1024点高速流水方式FFT的FPGA设计及实现

6.1蝶形运算单元的实现

6.1.1乘法器设计

6.1.2高效复数乘法及蝶形运算单元实现

6.2地址产生及控制单元的实现

6.2.1第一阶地址产生及控制单元设计实现

6.2.2第二阶地址产生及控制单元设计实现

6.2.3第三阶至第十阶地址产生及控制单元设计实现

6.3数据存储单元的实现

6.4流水线工作1024点FFT系统实现

6.5小结

第七章系统仿真试验

第八章总结与展望

致谢

参考文献

个人简历