H.264帧内,帧间预测与变换模块的研究及FPGA实现

摘要

随着宽带网络的普及和多媒体技术的不断发展,人们对数字视频业务产生了越来越浓厚的兴趣。视频会议系统、视频监视系统、远程教育、视频点播系统(VOD)、等多媒体实时业务逐渐得到广泛的应用。尽管现在的网络状况不断地改善,但相对于快速增长的视频业务而言,网络带宽资源仍然是远远不够的。2003年3月由两个专家组组成的联合视频专家组(JVT)公布了一个被称为ITU-T的H.264/AVC协议或ISO/IEC的MPEG-4的高级视频编码部分的最终草案,成为能够提供更高压缩率和友好网络接口的新一代压缩视频标准。该标准通过引入多参考帧预测、可变编码块模式、新型帧内预测、1/4像素精度运动矢量、整形变换量化等方法来提高精度,在相同图像质量下,比MPEG-2的编码性能至少提高一倍以上。也正由于这些新方法的引入,使得处理一帧视频图像时所需要的计算量大大的增加,成为编码器系统的瓶颈。基于上述原因,人们开始对本标准中这几个关键算法进行研究并试图设计合理的硬件结构来加速视频压缩处理速度以满足实时性要求。本文首先从H.264/AVC的整体架构上对将要实现的视频编码器进行分析,设计出了一种基于MB级别的管道流水线结构。主要对H.264/AVC标准中的帧内预测模块、运动搜索加速模块、整数DCT/整数IDCT/Hardamard复用模块的VLSI结构进行研究:针对帧内预测模块,根据其算法的特点设计出了能够适合于帧内所有预测模式的可配置结构;对于帧间模块,同样通过分析其算法特点,设计出了一种高效的2-D的搜索结构,相对于以前的1-D的结构在速度上有了很大的提高;对于H.264/AVC中的变换算法,采用了一种称为寄存器转换矩阵的中间存储结构使得处理能力得到了极大的提升。本文试图通过对这样几个影响编码器效能的关键部分合理设计来提高整个编码器的数据处理能力与效率,使得处理速率完全能够达到实时的要求。作者用VerilogHDL语言实现了上述模块,并采用Xilinx公司的VirtexⅡproxc2vp30平台进行硬件调试。

目录

中文摘要

Abstract

第一章 绪论

1.1 课题背景

1.2 现有的视频编码标准及介绍

1.3 国内外研究动态与现状

1.4 论文结构及作者完成的工作

第二章 H.264/AVC视频编解码标准介绍

2.1 H.264/AVC视频压缩标准介绍

2.1.1 名词解释

2.1.2 H.264/AVC标准的分层结构

2.1.3 两种基于上下文自适应编码CAVLC和CABAC

2.2 H.264/AVC编解码器的基本结构

2.2.1 H.264/AVC编码器特点

2.2.2 H.264/AVC解码器特点

2.3 本章小结

第三章 H.264/AVC视频编码系统整体结构设计

3.1 H.264/AVC编码系统设计中的困难

3.2 H.264/AVC编码系统结构

3.3 本章小节

第四章 H.264/AVC视频编码系统帧内预测模块设计

4.1 帧内预测原理

4.1.1 4x4亮度块帧内预测方式

4.1.2 16x16亮度块帧内预测方式

4.1.3 色度块帧内预测方式

4.2 帧内预测模块的硬件结构

4.2.1 帧内各级处理流程

4.2.2 帧内算法解析

4.2.3 模块性能

4.3 本章小结

第五章 H.264/AVC视频编码系统帧间预测模块设计

5.1 帧间预测运动搜索原理

5.1.2 运动估计和补偿的复杂性分析

5.1.3 块匹配运动估计原理与评价标准

5.1.4 搜索策略

5.2 帧间预测模块的硬件结构

5.2.1 PE结构单元

5.2.2 外部存储单元reg_element

5.2.3 搜索阵列

5.2.4 SAD产生模块

5.2.5 模块性能

5.3 本章小节

第六章 H.264/AVC中整数DCT/整数IDCT/HADAMARD模块设计

6.1 整数DCT/整数IDCT/HADAMARD变换原理

6.2 整数DOT/整数IDCT/HADAMARD变化模块的硬件结构

6.2.1 硬件结构设计

6.2.2 模块性能

6.3 本章小结

第七章 各个模块板级调试与验证

7.1 调试原理与验证方案介绍

7.1.1 调试原理

7.1.2 验证方案介绍

7.2 帧内预测模块的验证与调试

7.3 帧间预测模块的验证与调试

7.4 整数DCT/整数IDCT/HADAMARD变化模块的验证与调试

7.5 本章小节

结束语

致谢

参考文献

个人简历

攻读硕士学位期间的研究成果