文摘
英文文摘
声明
第一章引言
1.1研究背景以及开发意义
1.2本文工作
第二章DQPSK调制解调原理
2.1简介
2.1.1 QPSK原理
2.1.2 DQPSK原理
2.2 DQPSK调制
2.2.1 QPSK映射模块
2.2.2差分调制模块
2.3 DQPSK解调
2.3.1差分解调模块
2.3.2判决模块
第三章CSP‖B模型
3.1 CSP‖B理论
3.1.1 CSP理论
3.1.2 B方法
3.1.3 CSP和B的结合
3.1.4分析工具
3.2 DQPSK调制的CSP‖B模型
3.2.1 CLOCK进程
3.2.2 CONTROL进程
3.2.3 ACCESS进程
3.2.4 PN_P2进程
3.2.5 MAPPER进程
3.2.6 DIFFMOD进程
3.2.7 P32_PN进程
3.3 DQPSK解调的CSP‖B模型
3.3.1 DIFFDEMOD进程
3.3.2 DECISION进程
第四章SDR平台
4.1 SDR背景
4.2硬件开发平台
4.2.1射频前端模块
4.2.2中频接口模块
4.2.3基带处理模块
4.3软件开发环境
4.3.1 DSP开发
4.3.2 FPGA开发
4.3.3基于模型开发
第五章DQPSK系统实现
5.1 DQPSK调制子系统的实现
5.1.1数据转换
5.1.2 DQPSK映射
5.1.3上采样与滤波
5.1.4 IQ调制
5.2 DQPSK解调子系统的实现
5.2.1 IQ解调
5.2.2低通滤波与下采样
5.2.3位同步
5.2.4判决与数据转换
5.3测试设计与结论
第六章总结
致谢
参考文献
攻读硕士学位期间取得的研究成果
电子科技大学;