首页> 中文学位 >EVRC变速率语音编解码算法的研究及DSP实现
【6h】

EVRC变速率语音编解码算法的研究及DSP实现

代理获取

目录

封面

声明

中文摘要

英文摘要

目录

第一章 绪论

§ 1.1 概述

§ 1.2语音编码基础

§1.3 EVRC编解码算法概述

§ 1.4 本文的主要内容

第二章 EVRC增强型变速率语音编解码算法的研究

§2.1 EVRC算法概述

§ 2.2编码器原理

§ 2.3 解码器原理

§ 2.4 小结

第三章 EVRC算法的优化

§ 3.1 算法级的优化

§ 3.2 C语言级的优化

§ 3.3 汇编级的优化

§ 3.4 小结

第四章 EVRC算法的DSP实现

§ 4.1 硬件系统

§ 4.2 软件系统

§4.3 EVRC算法实现结果的测试与分析

§ 4.4 小结

第五章 总结与展望

§ 5.1 全文总结

§5.2 工作展望

参考文献

致谢

作者在攻读硕士期间主要研究成果

展开▼

摘要

为了满足第三代移动通信网络系统对于高质量合成语音和低编码速率的需求,CDMA2000系统中普遍采用了变速率语音编解码技术。这种技术既保证了合成话音的质量,又降低了平均编码速率,从而增加了系统容量。其中增强型变速率语音编解码算法(EVRC)的最大编码速率为8kbps,在合成话音质量上接近QCELP-13k语音编码器,且具有更好的抗干扰能力,因此成为目前应用范围比较广泛的变速率语音编解码技术之一。
  本文首先介绍了变速率语音编解码的研究现状和发展动态,然后详细研究了EVRC算法的编解码原理,重点分析了预处理技术、线性预测分析技术、LSP的矢量量化、速率判决技术和固定码本搜索技术等。
  在上述基础上对EVRC算法进行了优化。提出了一种二阶固定码本搜索方法,使搜索算法复杂度比原搜索方法减少了4倍;采用了一种新的语音信号线谱对系数优化算法,使得LPC转化为LSP的算法复杂度减少了6.7倍。此外,还在C语言级和汇编级对算法进一步优化。在保证语音质量的前提下,大大减少了运算量,降低了算法实时实现的成本。
  另外,详细介绍了系统采用的DSP芯片TMS320VC5416的结构和工作原理,并在TMS320VC5416 DSK平台上提出了语音编解码系统的硬件组成方案。最后,论述了软件的总体设计思想,并用C语言实现该算法的全部功能。
  测试结果表明,系统对实时输入语音能够有效地进行编解码处理,合成语音有较好的可懂度,平均编码速率为3.75kbps。

著录项

相似文献

  • 中文文献
  • 外文文献
  • 专利
代理获取

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号