维特比译码与RS译码的研究与FPGA实现

摘要

本文研究了基于DVB-S标准QPSK调制解调系统中信道编码部分中的各个模块的原理。并在设计过程中对其进行优化,既减少了资源占用,又保证了设计精度的要求。
　　首先介绍了数字电视的发展及DVB-S标准,接着阐述QPSK系统各个模块的原理,其中重点论述了节点同步的原理和性能,并研究出一种新的同步判决方案和利用节点同步的校验矩阵纠正相位模糊的新方案。然后介绍收缩卷积码与维特比译码以及与之相关的各个模块设计与实现,其中重点论述了节点同步的设计与实现,并给出了仿真图,同时还分析了维特比译码IP核的使用方法。
　　最后介绍系统调试与仿真,主要阐述了软件调试与硬件调试两个部分,其中软件调试简要的阐述了在设计程序时经常会遇到的问题以及解决方法,而硬件调试主要论述了Signal Tap II的使用方法与使用技巧。
　　本文的主要贡献在于成功的设计了基于DVB-S标准的QPSK调制解调系统,并产品化。

目录

封面

声明

中文摘要

英文摘要

目录

第一章 引言

§1.1 数字电视技术发展概况

§1.2 DVB-S标准

§1.3 论文选题依据和研究意义

§1.4 论文主要内容和结构安排

第二章 基于DVB-S传输体制与编译码原理

§2.1 基于DVB-S标准的传输体制

§2.2 加扰的原理

§2.3 交织与解交织的原理

§2.4 卷积编码与维特比译码原理

§2.5 节点同步

§2.6 维特比译码的原理

§2.7 硬判决与软判决

§2.8 小结

第三章 收缩卷积码与维特比译码的FPGA实现

§3.1收缩卷积编码与维特比级联框图

§3.2 (2,1,7)卷积码的实现

§3.3 punturing 模块的实现

§3.4 量化与峰值检测模块的实现

§3.5 节点同步模块的实现

§3.6 depunture模块的实现

§3.7 串并与并串转换的实现

§3.8 维特比译码的实现

§3.9 维特比译码IP核的使用

第四章 帧同步的设计与RS译码的优化

§4.1 帧同步的设计与实现

§4.2 RS译码的调试

§4.3 小结

第五章 系统调试与仿真

§5.1QuartusⅡ设计流程

§5.2 软件调试与仿真

§5.3硬件调试

§5.4 小结

第六章 总结与展望

§6.1 全文总结

§6.2 展望

参考文献

致谢

作者在攻读硕士研究生期间主要研究成果

附录