封面
声明
中文摘要
英文摘要
目录
第一章绪论
1.1 锁相环PLL技术的发展概况及现状
1.1.1 PLL电路的基本方程
1.1.2 整数N分频锁相环NPLL
1.1.3 整数N分频器锁相环的环路噪声
1.1.4 分数N分频锁相环FNPLL
1.1.5直接数字频率合成技术( Direct Digital Synthesizer)
第二章 取样锁相环理论分析
2.1 微波多环锁相环电路
2.2 取样锁相环电路
2.2.1 取样保持及鉴相电路工作原理:
2.2.2 取样倍频环电路的工程设计:
第三章 方案设计及电路实现
3.1本设计电路的技术指标:
3.2 本设计电路的技术特点
3.3 工作原理框图
3.3.1 参考环部分的工作原理:
3.3.2 DDS 部分工作原理
3.3.3 预置环电路工作原理
3.3.4 主环锁相环电路
3.4 系统工作原理
3.5 仿真计算及结果
3.6 本章小结
第四章 实际测试及分析
4.1 测试系统框图及测试仪器
4.2 试验电路的实物照片
4.2.1 实测数据及分析
4.2.2 环路的杂散特性及分析:
第五章 结论与展望
5.1 本论文研究总结
5.2 前景展望
致谢
参考文献