数字荧光示波器波形录制和分析功能硬件设计

摘要

波形录制功能是数字存储示波器中一项重要的分析功能，其可以在较长时间内连续存储波形以方便后续的相关分析。随着现代电子测试技术的发展，现有的软件波形录制技术由于其单幅录制速度慢、存储幅数少，已经不足以满足需求。因此，本文利用FPGA处理速度快的特点，采用DDR3 SDRAM作为存储器，提出了一种基于硬件方案的波形录制技术。
　　本文提出了将储存空间分成若干大小相等的段，在每个段内分别进行触发并存储波形数据的硬件波形分段录制方案。详细论述了基于数字示波器的多级可变深度分段存储技术的设计与实现。此外，本文还利用高速FPGA设计并实现了波形的硬件分析功能，利用硬件实现波形的Passfail测试和轨迹测试等分析功能，大大提高了波形分析的速度。
　　本文主要工作及创新点有以下几点：
　　1、波形的分段存储技术实现。本文基于大容量存储器DDR3，实现了多级可变深度分段存储，并且实现了最大存储深度达2GB，最多可录制20万幅波形。
　　2、实现在DDR3中进行波形的预触发功能。在DDR3中模仿FIFO的读写特性，实现了在DDR3中进行波形的预触发功能，为波形的分段存储奠定了最核心最关键的基础。
　　3、Passfail测试、轨迹测试技术的研究。本文将数字示波器中由软件完成的波形分析功能移植到硬件中实现，利用高速FPGA通过创建模板、比对波形的方法，进行波形检测。基于FPGA的硬件波形测试功能很大程度上的加快了波形分析的速度，提高了测试效率。
　　基于本文完成的任务，大大提高了测试的效率，可以快速录制上万幅波形数据，并对其进行分析。

目录

封面

声明

中文摘要

英文摘要

目录

第一章 绪 论

1.1 本文研究背景

1.2 国内外研究现状

1.3 本课题主要贡献与创新

1.4 论文的任务和结构安排

第二章 波形录制与分析总体结构与方案设计

2.1 波形实录制方案分析

2.2 硬件波形分析方案设计

2.3 硬件平台总体结构

2.4 本章小结

第三章 分段存储功能设计

3.1总体分段录制的原理

3.2 DDR3读写模式控制

3.3录制控制器的设计

3.4读写地址与命令生成模块的设计

3.5 DDR3三维映射交互控制器的设计

3.6 本章小结

第四章 波形分析功能设计

4.1模板测试技术

4.2 Passfail测试

4.3 轨迹测试

4.4标准模版测试

4.5 本章小节

第五章 功能验证与测试

5.1 波形分段录制代码运行状态的验证

5.2 波形分段录制功能的验证

5.3 波形分析功能的验证

5.4 本章小结

第六章 结论与展望

6.1 课题结论

6.2 课题展望

致谢

参考文献

攻硕期间取得的研究成果