直接序列扩频技术的研究和FPGA实现

摘要

从初步探索于军事对抗领域，到广泛应用于民用通信领域，扩展频谱通信已经在抗干扰、抗多径、抗噪声、抗截获等方面显示出良好性能。这其中，直接序列扩频技术因其扩频序列具有良好的伪随机性，还在信息隐蔽性和多址通信等方面展现出其独有的优势。如何设计性能稳定的同步链路和数据链路，对抗复杂的信道环境，完成帧头的跟踪与捕获，补偿信道引起的失真，成为直接序列扩频系统中的关键环节。
　　本文针对直接序列扩频系统的技术特点，分析其在 AWGN（Additive White Gaussian Noise）信道，Rayleigh信道和COST207信道下系统性能，利用Xilinx公司的xc5vsx95t芯片完成直接序列扩频系统的设计和硬件实现，并对设计的硬件系统进行测试。具体包括：
　　首先，利用Matlab仿真软件，完成同步链路的设计和性能测试。同步链路设计主要包括扩频序列的选取，滤波器的设计，帧同步设计和频偏估计设计等。
　　其中，系统设计采用了两种可配置的扩频因子。SF=4时，系统可以实现在良好信道环境下快速数据传输；SF=128时，系统可以实现强干扰，强噪声环境下可靠数据传输。帧同步过程中，采用滑动相关的方式完成帧头的捕获与跟踪。并利用相邻两个相关峰之间的相位差，估算出实时频偏，补偿射频端带来的频率失真。在同步链路设计的基础上，通过Matlab仿真选取适当的门限因子，测试同步链路在AWGN信道，Rayleigh信道和COST207信道中的同步性能。
　　其次，利用ISE（Integrated Software Environment）等硬件设计工具，完成数据链路的设计和整个硬件系统的实现。此硬件系统由FPGA（Field－Programmable Gate Array）和DSP（Digital Signal Processor）协同完成。采用模块化结构进行设计。其中DSP主要完成信号的调制解调，编码译码，误码统计等符号级数据处理；FPGA主要完成数据的扩频、加扰、同步、解扰、解扩等码片级数据处理。FPGA与DSP之间通过EMIF（External Memory Interface）接口完成数据和信息的交互，采用中断握手方式完成跨时钟域下的数据传输。
　　最后，完成所设计硬件系统的性能测试，分析直接序列扩频系统的可靠性。为了测试系统在不同环境系统的性能，利用Matlab软件仿真不同信道环境，将信道环境导入直接序列扩频系统中，统计不同信噪比下数据的误码率，并与软件仿真中误码性能进行对比分析。

目录

声明

缩略词表

第一章 绪 论

1.1 研究背景和意义

1.2 研究现状及发展趋势

1.3 本文研究内容和论文结构

第二章 直接序列扩频系统总体方案设计

2.1 直接序列扩频系统的原理分析

2.2 DSSS收发信系统总体设计

2.3 本章小结

第三章 同步链路仿真设计与性能验证

3.1 同步链路仿真设计及程序结构

3.2 同步链路仿真程序模块设计说明

3.3 同步链路仿真模块的性能仿真

3.4 本章小结

第四章 基带与中频模块的硬件实现

4.1 DSP和FPGA之间的EMIF接口设计

4.2 发射机关键模块的硬件设计

4.3 接收机关键模块的硬件设计

4.4 本章小结

第五章 直接序列扩频系统的性能测试

5.1 AWGN信道中硬件系统性能测试分析

5.2 Rayleigh信道下硬件系统性能测试

5.3 硬件平台性能测试

5.4 本章小结

第六章 结束语

6.1 本文贡献及结论

6.2 下一步工作建议及展望

致谢

参考文献

个人简介

硕士研究生期间的研究成果