基于视频阵列处理器的码率控制算法研究与实现

摘要

随着4G技术以及互联网技术的飞速发展，JCT-VC研究的高效视频编码HEVC逐渐成为主流技术，HEVC虽然提高了压缩效率，但是计算的复杂度大幅度增加，这对视频编码器的硬件效能提出了更高的要求。
　　论文通过全面研究实现视频编码算法对指令传输的需求，完成了可编程可重构视频阵列处理器中指令传送网络的设计，提出的指令传送网络适合32×32(即1024)轻核处理元的指令传送，既支持单指令单数据流模式也支持单指令多数据流模式。使用Verilog HDL语言完成电路设计并进行仿真和验证，采用Xilinx的ISE14.7(64-bit)工具对电路进行综合，在ZYNQ7z045 ffg900-2FPGA开发板进行FPGA测试。
　　同时，为了测试可编程可重构视频阵列处理器的性能，在该结构上并行实现了HEVC编码算法中的码率控制算法。码率控制就是研究如何在带宽和资源条件有限的情况下，还能保持编码的高质量。码率控制算法是视频编码中提高编码传输的质量的重要手段。本文通过详细分析TCTVC-K0103中提出的基于R-λ模型的码率控制算法，在可编程可重构视频阵列处理器上依次实现了算法中的分配比特、计算拉格朗日参数以及计算量化参数三个部分。其中，针对在计算量化参数时出现的超越函数计算的问题进行深入研究，选择坐标旋转数字的计算方法(Coordinate Rotation DigitalComputer，CORDIC)，并在可编程可重构阵列结构中进行了实现，完成了功能仿真和FPGA测试。最后，将码率控制算法在可编程可重构视频阵列处理器上的实现结果下载到ZYNQ7z045ffg900-2FPGA开发板上进行FPGA测试。实验结果证明，与同类研究相比，在可编程可重构视频阵列处理器上实现算法获得了良好的效率，而且在改进相应算法时，只需要改进相应的软件程序即可，提高了灵活性，在降低了二次研发开销的同时增加了市场应用的前景。

目录

摘要

第1章 绪论

1．1 课题来源、背景及研究意义

1．1．1 课题来源

1．1．2 课题背景及研究意义

1．2 国内外研究现状

1．2．1 视频标准及码率控制算法的研究现状及发展趋势

1．2．2 CORDIC的发展及研究现状

1．3 论文的主要内容和组织结构

1．3．1 论文的主要内容

1．3．2 论文的组织结构

第2章 视频阵列处理器中指令传送网络的设计与实现

2．1 视频阵列处理器结构概述

2．2 可编程可重构视频阵列处理器指令传送网络的设计

2．2．1 需求分析

2．2．2 指令传送网络的设计实现

2．3 指令传送网络的仿真验证

2．3．1 仿真验证方案

2．3．2 仿真验证结果

2．4 指令传送网络的FPGA实现

2．5 基于指令传送网络的软硬件协同调试方案设计

2．5．1 软硬件协同调试中硬件的改进

2．5．2 软硬件协同调试中软件的设计

2．6 本章小结

第3章 CORDIC算法在视频阵列处理器上的并行实现

3．1 基于CORDIC算法的正余弦函数的实现

3．2 基于CORDIC算法的反正切函数的实现

3．3 基于CORDIC算法的指数和对数函数的实现

3．4 仿真验证及FPGA实现

3．4．1 仿真验证结果

3．4．2 FPGA实现及测试

3．5 性能分析及结果比较

3．6 本章小结

第4章 码率控制算法在视频阵列处理器上的优化与实现

4．1 码率控制算法分析

4．1．1 码率控制算法对处理元的需求分析

4．1．2 码率控制算法对互连结构的需求分析

4．1．3 码率控制算法对指令传送网络的需求分析

4．2 针对码率控制算法改进的CORDIC算法

4．2．1 需求分析

4．2．2 收敛域扩展的自然对数函数CORDIC算法

4．3 码率控制算法在视频阵列处理器上的并行映射

4．3．1 算法映射方案

4．3．2 分配比特算法的实现

4．3．3 计算拉格朗日乘数因子

4．3．4 计算量化参数

4．4 仿真验证及FPGA实现

4．4．1 仿真验证结果

4．4．2 FPGA实现结果及分析对比

4．5 本章小结

第5章 总结与展望

5．1 论文总结

5．2 展望

参考文献

攻读学位期间取得的研究成果

致谢

声明