接近仙农限码的研究及VLSI设计

摘要

自Turbo码发明和LDPC (Low-Density Parity-Check Codes)码的重新发现后，迭代译码方法越来越受到人们的关注，迭代方法的思想已不仅局限于编解码领域中，在同步、均衡和信道估计等领域也有了新的研究。迭代译码方法的一个关键方面就是要考虑译码性能和实现的复杂性之间的权衡问题。对于LDPC码和Turbo码来说，最优的译码算法能提供最好的性能，然而由于其计算的高复杂性限制了它们在下一代数字通信系统中的广泛应用，尽管在一些文献中已给出了一些次优的低复杂性译码算法，但它们的译码性能较最优算法之间还存在着差别，且在一定情况下，差异将相当大。 本文主要考察了LDPC码和Turbo码译码算法的改进以及它们的VLSI设计方面： 对于LDPC码，首先总结了已有的一些编码和构造方法。然后分别比较了几种简化译码算法：λ-min、BP-based、APP-based、APP和原BP算法之间的性能差别，针对改进的译码算法：补偿λ-min算法中的参数-偏移因子β，采用了仿真的确定方法，得到β的最优值为0.35(对本文给出的码集，如果码集不同，β的最优值将有差别)。在VLSI设计方面，给出LDPC码的一种可变译码架构设计，这种结构是在串行结构的基础上，通过调整并行处理因子M的值，来提高译码速度。文中给出了译码复杂性、存储器占用情况、输出吞吐量以及适合这种结构的校验矩阵应满足的条件。 对于Turbo码，简要地回顾了已有的一些译码算法：MAP、Max-Log-MAP、Log-MAP和SOVA算法，然后分析了它们的计算复杂性，以及译码算法之间的相同性和差异性，基于此提出了一种新的算法一误差平方和最小的线性近似算法，对此算法作了理论推导，给出了性能结果；接着，我们考察了影响Turbo码性能的关键参数：编码约束度、译码迭代次数、交织器长度、编码速率和译码算法等。通过对其性能的仿真，总结了在进行Turbo码设计时，选取这些参数的原则和方法。在VLSI设计方面，我们给出了量化位数的影响，确定了最优的量化方案，并考察了主窗和保护窗对实时译码算法性能的影响，分析了实时译码算法的存储器占用情况，最后结合3GPP Turbo码进行了VLSI设计，给出性能结果。

目录

文摘

英文文摘

论文说明：图表索引

声明

第1章引言

1.1数字通信系统的结构

1.2信道编码技术

1.2.1仙农定理与信道容量

1.2.2纠错码的发展史

1.2.3 Turbo码的提出

1.2.4 LDPC码的提出

1.3论文的主要贡献

1.4论文的章节和结构安排

第2章低密度校验码的编码与构造

2.1 Low-Density Parity-Check(LDPC)码简介

2.2 LDPC码编码

2.2.1 Richardson等提出的有效编码

2.2.2不规则重复累加码的有效编码

2.2.3准循环码的有效编码

2.2.4 LDPC码的编码总结

2.3奇偶校验矩阵H的构造

2.3.1随机化构造方法

2.3.2代数构造方法

第3章消息传递算法及其简化形式

3.1消息传递算法

3.1.1概率表示的BP算法

3.1.2对数似然比表示的BP算法

3.2消息传递算法的简化

3.2.1BP-based算法—对校验节点处理的简化

3.2.2迭代的后验概率(APP)算法—对比特节点处理的简化

3.2.3 APP-based算法—对两种节点同时进行简化处理

3.2.4λ-min算法

3.3几种译码算法的性能比较和仿真结果

第4章改进译码算法的参数确定及其性能

4.1简化译码算法的改进

4.1.1归一化BP-based算法

4.1.2补偿BP-based算法

4.1.3归一化和补偿λ-min算法

4.2改进算法参数的确定—均值相等法则

4.3改进译码算法的性能

4.3.1补偿λ-min算法的性能

4.3.2归一化BP-based算法的性能

4.3.3归一化APP-based算法的性能

第5章低密度校验码的可变译码架构设计

5.1消息传递算法的有效硬件实现

5.1.1比特节点的硬件实现

5.1.2校验节点的硬件实现

5.1.3性能仿真结果

5.2高效的译码架构设计

5.2.1奇偶校验矩阵H的构造

5.2.2可变结构的实现

5.2.3架构分析

5.2.4性能结果

5.2.5结论

附图

第6章Turbo码的译码及其改进

6.1迭代译码

6.1.1随机变量的对数似然比

6.1.2信道软输出

6.1.3迭代译码算法的原则

6.2 Turbo码的译码及其改进

6.2.1MAP算法

6.2.2 Max-Log-MAP与Log-MAP算法

6.2.3 SOVA算法

6.2.4误差平方和最小的线性近似算法

6.2.5各种算法的比较

第7章影响Turbo码性能的关键参数

7.1编码约束度对Turbo码性能的影响

7.2迭代次数对Turbo码性能的影响

7.3帧长对Turbo码性能的影响

7.4码率对Turbo码性能的影响

7.5译码算法对Turbo码性能的影响

7.6结论

附图

第8章实时译码算法的性能分析与架构设计

8.1数值的量化

8.2实时译码方法

8.2.1两种类型的滑动窗算法

8.2.2影响实时译码方法的性能因数以及存储器占用情况

8.3 Turbo译码的硬件设计

8.3.1前向和反向状态度量以及软输出似然比的硬件设计

8.3.2实时译码方法的硬件设计

8.3.3 Turbo码硬件架构和性能结果

第九章总结与展望

9.1结论

9.2进一步研究的方向

致谢

参考文献

个人简历在读期间发表的学术论文与研究成果