H.264/AVC编码器ESL系统级设计

摘要

随着SOC（System-On-a-Chip）系统复杂度的急剧增加、市场竞争和成本压力的不断加剧，电子系统级（ESL，Electronic System Level）设计方法成为一大新趋势。随着设计工具、IP（Intellectual Property）核、设计方法学的发展，ESL设计方法越来越受重视。该设计方法利用已有的IP核，以系统级的设计和验证作为设计的起点以及随后软硬件设计为基础。本文以H.264/AVC（Advanced Video Coding）编码器为载体，探索ESL平台的ARM加双协处理器编码加速系统的设计与验证。 基于H.264/AVC标准的研究和编码器各个模块的分析，本文首先提出了H.264/AVC编码器的新参考帧选取方法，然后提出了基于该方法的编码器ARM加双协处理器系统架构。在分析了采用新参考帧选取方法的编码器的多级并行的可行性、标准性和系统扩展性的基础上，在ARM的ESL系统级设计平台SOC Designer上，完成ARM加双协处理器架构构建和中断控制器的硬件设计，并完成了ARM和协处理器相关软件代码设计以及中断服务程序设计。最后，在此平台上验证了该系统的接口和中断设计，并对并行编码性能进行评估，试验证明在采用新参考帧选取方法的并行编码达到的编码加速与并行度基本成线性关系。