惯导测试系统多串口高速并行传输装置的研究

摘要

随着惯导技术的发展，在对惯性测量单元标定和验收的测试过程中产生的数据量大量增加，对数据传输装置的高效性和稳定性提出了更高的要求。然而，传统的数据传输装置在高波特率和大数据量下会出现丢帧的情况。因此，研究一种稳定，高效的新型数据传输装置具有重要的现实意义。
　　本文研究惯导测试中的多串口高速并行数据传输装置，该装置主要用于接收8路惯性测量单元输出的RS422串口数据。分析了多路串口数据接收方案，在此基础上对此装置的软硬件设计进行了深入的研究，提出了以数字复接为基础的多路数据接收方案。分别基于FPGA设计了高速串口接收模块、数字复接模块、USB数据转发模块等，特别给出了基于FPGA的数字复接建模方案和详细设计说明。数据上传采用USB3.0技术，设计了USB接口控制芯片的固件程序，并在上位机设计配套软件实现惯导测试的数据接收以及测试流程。此外，对本系统进行误码建模，并通过对误码模型详细的分析提出了误码检测的方案，在FPGA中设计m序列发生器，测试整个系统的误码率。同时，针对所设计的软硬件系统，搭建了测试环境，对基本的功能进行测试。实验证明，本文所设计的多路串口高速并行传输装置在8路惯性测量单元数据同时传输的情况下，可以实现921600bps接收280Bytes/10ms的数据，并且同时进行数据上传解析。通过误码率测试，本系统能达到10-10的误码水平，达到了惯导测试的指标要求。
　　本文研究的惯导测试多串口高速并行传输装置，实现了高速率，高稳定性和高灵活性。可以应用于目前的各种惯导测试系统中。

目录

摘要

1 绪论

1．1 惯导测试系统概述

1．1．1 惯性导航测试系统

1．1．2 惯导标定技术

1．1．3 多路串口数据传输装置

1．2 国内外研究现状

1．3 论文研究的意义

1．4 论文研究的主要内容

1．5 论文结构安排

2 系统设计方案及原理

2．1 系统总体设计

2．1．1 设计需求分析

2．1．2 系统总体架构设计

2．2 数字复接基本理论

2．2．1 数字复接原理

2．2．2 数字复接的方式

2．2．3 数字复接的方法

2．3 误码率测试基本原理

2．3．1 误码统计模型

2．3．2 误码率测试时长的计算

2．3．3 伪随机序列的原理及特点

2．4 惯导标定原理

2．5 本章小结

3 系统硬件设计

3．1 高速串口数据接收模块设计

3．1．1 起始位检测单元

3．1．2 波特率时钟发生单元

3．1．3 数据采样单元

3．2 数字复接的FPGA建模与实现

3．2．1 数字复接器总体结构设计

3．2．2 时钟系统及帧同步码设计

3．2．3 码率调整模块设计

3．2．4 复接逻辑控制单元设计

3．3 m序列发生器模块设计

3．4 基于SlaveFIFO的USB数据转发

3．4．1 USB3．0概述及CYUSB3014简介

3．4．2 基于SlaveFIFO的USB数据转发

3．5 本章小结

4 系统软件设计

4．1 USB固件设计

4．1．1 CYUSB3014固件介绍

4．1．2 合路数据上传的固件实现

4．1．3 配置指令及数据下传的固件实现

4．2 多进程C#上位机总体设计

4．3 共享内存和进程同步技术及实现

4．4 USB数据接收进程设计

4．4．1 USB合路数据包接收

4．4．2 数据分接

4．5 惯导测试人机界面应用程序

4．5．1 应用程序整体框图

4．5．2 惯导测试流程设计

4．6 误码检测程序设计

4．7 惯导标定应用程序

4．8 指令下传程序设计

4．8．1 Nois Ⅱ与Qsys简介

4．8．2 基于Qsys的串口指令接收与数据发送

4．9 本章小结

5 系统测试与误码分析

5．1 测试平台的搭建

5．2 系统下位机硬件测试

5．2．1 多串口高速并行传输装置的硬件组成

5．2．2 RS422串口接收测试

5．2．3 数字复接及USB上传测试

5．3 系统误码测试及误码率分析

5．3．1 测试数据规模确定

5．3．2 误码测试结果

5．4 软件整体测试

5．4．1 惯导测试软件整体测试

5．4．2 系统实际应用

5．5 本章小结

6 结论

6．1 总结

6．2 结论

6．3 展望

参考文献

攻读硕士学位期间发表的论文

致谢

声明