多输入拼接屏控制系统中图像存储的方法研究与实现

摘要

随着社会信息化的发展，信息可视化的需求不断深化，多输入拼接屏显示方式因其大显示面积、高分辨率和灵活的显示控制方式，应用范围和市场份额正在不断扩大，具有广阔的发展前景。本文涉及多输入拼接屏的控制系统，对其核心视频处理过程中的图像存储方法和实现方案进行了深入研究。 本文设计了VW550多输入拼接屏控制系统的整体框架和实现视频处理功能的硬件结构，提出了一种画质-算法效率平衡的四场采样判决法结合时域-空域线性插值的隔-逐行变换方法，并根据SDRAM和FPGA的特性，设计了此方法和简单帧频提升、图像放大方法的具体读写轮换时序，最后给出了以上视频转换方法和时序在FPGA上的实现。 本文完成的最小系统，实现了将场频50Hz，分辨率720×288，隔行扫描的PAL制模拟视频输入转换为帧频75Hz，分辨率1024×768，逐行扫描的视频输出，并以单屏单路显示和全屏显示的方式显示在2×2的显示单元阵列上。显示画面的运动部分和静止部分均无明显噪点，质量已基本达到观赏要求。

目录

文摘

英文文摘

论文说明：图表目录

声明

第一章 绪论

1.1 课题研究的背景及意义

1.2 本文的主要研究内容

1.3 本文的主要工作及贡献

第二章 VW550多输入拼接屏控制系统设计方案简述

2.1 功能层

2.2 板卡系统层

2.3 电路模块层

2.4 FPGA层

第三章 VW550系统视频处理的图像储存方法的研究

3.1 视频格式转换原理

3.1.1 隔行-逐行变换

3.1.2 帧频提升

3.1.3 图像缩放

3.2 视频格式转换中场缓存与行缓存的选择及控制

3.2.1 场缓存与行缓存的选择

3.2.2 SDRAM的相关特性

3.2.3 读写轮换原理

3.3 VW550系统视频处理的储存方案与读写时序

3.3.1 三片SDRAM读写轮换控制

3.3.2 行缓存器读写轮换控制

3.3.3 运动检测、插值和缩放运算时序控制

第四章 VW550系统视频处理的FPGA实现

4.1 SDRAM读写状态生成器

4.2 SDRAM控制器

4.3 RAM控制信号选择器、RAM控制器和片内RAM组

4.4 YUV-RGB转换

4.5 彩条测试信号的生成

4.6 2×2放大的实现

第五章 系统调试及其性能分析

5.1 系统调试过程

5.2 系统资源与时钟分析

5.3 系统功能分析

第六章 总结及展望

6.1 本文总结

6.2 系统不足及展望

参考文献

作者在攻读硕士学位期间申请的专利

致谢

附图