基于FPGA的AVS帧间编码及整数变换量化的研究与实现

摘要

本文以实现高清格式的AVS实时编码器为目标，作者负责帧间编码和整数变换量化的研究及其实现。通过对AVS编码器帧间编码主要模块算法特点和复杂度的分析，在基于FPGA的平台上，针对帧间编码中的复杂模块和整数变换量化模块设计了相应的硬件实现构架，以提供编码器所需要的实时性能。 本文给出了帧间编码中参考像素调度、运动搜索失真度运算阵列以及整数变换、量化模块的详细硬件设计及实现过程。最后在ModelSim环境下建立了硬件模块测试平台，完成了对整个设计的RTL级的仿真验证，分析数据表明所设计模块能够满足编码器的实时要求。

目录

文摘

英文文摘

声明

第一章绪论

1.1研究背景

1.2国内外研究现状

1.3课题的目的及意义

1.4论文创新点

1.5论文的内容安排

第二章AVS视频编码标准概述

2.1主要的视频编码原理

2.2视频压缩编码标准

2.2.1 MPEG-2

2.2.2 H.263

2.2.3 MPEG-4

2.2.4 H.264/AVC

2.3 AVS视频压缩标准简介

2.3.1 AVS编码器结构

2.3.2编码比特流的结构

2.3.3图像类型

2.3.4图像间的顺序

2.4 AVS主要压缩技术简介

2.5本章小结

第三章AVS实时编码器的系统架构

3.1AVS实时编码器复杂度分析

3.1.1时间复杂度

3.1.2存储复杂度

3.2实时编码器的系统架构

3.3 AVS编码器的控制策略

3.3.1流水线控制

3.3.2 AVS实时编码器中的流水线机制

3.4本章小结

第四章帧间编码算法研究与实现

4.1 AVS标准中的帧间编码技术

4.2针对硬件实现的算法改进

4.2.1模式判决

4.2.2运动估计

4.2.3匹配准则

4.2.3运动向最预测MVP

4.2.4搜索中心位置

4.3帧间预测硬件结构设计

4.3.1系统结构设计

4.3.2参考像素存取设计

4.3.3运算单元设计

4.4本章小结

第五章AVS整数变换量化算法研究与实现

5.1整数变换算法研究

5.2整数变换模块硬件实现

5.3量化算法研究

5.4量化模块硬件实现

5.5本章小结

第六章仿真与验证

6.1验证方式

6.2 CMODEL性能测试

6.3硬件实现性能指标

6.4本章小结

第七章总结与展望

7.1工作总结

7.2对下一步工作的建议和展望

参考文献

作者在攻读硕士学位期间公开发表的论文

致 谢