高速低功耗闪存芯片设计

摘要

近年来，随着便携式、手持式电子设备如手机、MP3、掌上电脑的大量应用与普及，对高速、低功耗闪存的需求越来越大。本文针对高速低功耗闪存芯片的设计进行了研究。本课题研究主要包括以下几个方面： 1．闪速存储器件的单元特性，从功能模块的构架和操作控制时序上进行优化，进行了高速低功耗读写特性的设计。 2．通过对读出放大电路和其他的读出关键路径的优化，实现芯片高速低功耗的读出特性设计。 3．通过对电荷泵和高压稳压电路中间电平产生电路等电路的设计和优化．使芯片的擦写速度和功耗性能得到了提高。 设计在华虹0．25um数字嵌入式闪存工艺上进行设计和仿真验证，模拟部分用hspice仿真，数字电路仿真用hsim仿真实现，并且运用nanosim仿真进行功耗分析。仿真结果显示，电路的功能和性能达到了设计要求，版图实现在cadence环境下完成，并用DRACULA完成LVS／DRC验证。

目录

摘要

第一章引言

第二章闪存单元的操作时序优化

第三章高速低功耗读出电路设计

第四章高速低功耗擦写电路设计

第五章可测性设计

第六章总结

参考文献

致谢

论文独创性声明及论文使用授权声明