SOC系统的时钟和复位电路

摘要

本论文的主要工作是设计一个SOC系统(机顶盒信源解码芯片)的时钟和复位电路。 论文首先介绍了电视的发展历史，说明了当前电视面临从模拟到数字的转变，从而得到更高的分辨率和抗噪声信能，另外对目前的数字电视分类做了说明。同时，对SOC技术做了简单的介绍，以此引出技术的发展已经提供了将信源解码集成到一块芯片的可能。电路的设计目的是使用尽可能少的资源(对应芯片面积和片外期间)实现整个系统对多时钟的需求。 论文随后根据设计目的对系统架进行了详细的设计，引入一些关键电路模块：DPLL、DDRCLOCK、DigitalFractionalDivider，并对这些电路实现的功能做了说明。 接着论文对每个子电路都进行了详细的基本工作原理的叙述，并结合着仿真对所设计的电路的功能，性能做了仔细的论证。其中对部分模块做了误差分析与横向比较。另外，各子电路在具体实现时的注意要点在论文中也做了详细说明。随后，是一个与时钟结构配合的复位电路的设计，同样结合仿真对设计的电路功能，性能做了仔细的分析。 论文最后讨论了使用本案中的时钟和复位电路对成本的控制以及竞争力的提高都有很高的意义。

目录

摘要

引言

第一章系统时钟

第二章数字DPLL

第三章DDR时钟

第四章数字小数分频器

第五章复位电路

第六章总结

参考文献

致谢

论文独创性声明及论文使用授权声明