用于数字电源的并行模数转换器的研究与设计

摘要

最近几年，数字电源异军突起，引起了人们的广泛关注。与模拟电源相比，数字电源有许多优势：更高的系统可靠性、灵活性和易于集成。
　　数字电源中的ADC用来采样输出电压，然后反馈回数字控制电路，对电压波动进行调节。与传统ADC相比，数字电源应用对ADC的参数指标有特殊要求。ADC的绝对精度要求很高，转换延迟时间要小。而一般ADC的传统应用，如信号处理，对数据吞吐率要求最高，对直流偏移量和转换时间有较大容忍度。因此传统ADC不适合数字电源应用，必须专门设计新型电路以符合数字电源的需求，并且ADC性能优劣的评价标准与传统亦有较大区别。
　　适用于数字电源的新型ADC有若干种，本文的研究对象是窗口型FlashADC，其优点是结构简单，受工艺偏差影响小，性能稳定。
　　本文的特色，一是提出了一种解决电阻均衡网络终端问题的新电路，二是提出了一种优化多级预放大器输入管面积的方法，在总体输入失调不变的前提下，能够使各级输入管面积之和最小，从而降低其栅电容对前级的负载效应。电路采用特许半导体0.35um工艺设计。
　　后仿真结果表明，当输入正弦信号频率为2.041015625MHz，时钟频率为20MHz时，SNR为20.92dB，SNDR为20.03dB。与SNR的理论值22.6dB相比，仅损失1.7dB。
　　测试结果表明，DNL和INL的3σ值是分别是0.96 LSB和0.81 LSB，均小于1 LSB，完全满足设计要求。动态性能方面，当信号频率为1 MHz，时钟频率20 MHz时，SNR=18.9 dB，SNDR=16.9 dB，满足设计指标。