基于FPGA的电路可靠性设计和测试方法研究

摘要

外空间环境中高能粒子和电磁辐射可以对集成电路芯片内部电路的工作状态带来很大的干扰，引起电路以及系统的软错误。即使在地面环境下，这类环境所带来的软错误也会对电子系统的正常工作带来不确定的隐患，降低电子系统的可靠性。不同的器件构造和电路形式对于这类由带电粒子所造成的软错误敏感度都有所不同，基于SRAM的可编程门阵列(Field Programmable Gate Array，FPGA)对于带电粒子的辐射相对更为敏感，尤其是近年来集成电路芯片制造工艺进入到65纳米以下，电路的工作电压进一步降低使得电路在辐射环境下的可靠性问题变得更为重要。
　　为了提高FPGA的可靠性，合理的评估测试平台及可靠性设计算法是关键技术。本文从研究SEU的成因出发，研究业内常用的容错设计及测试方法。在此基础上开发SEU注入工具，搭建可靠性测试平台并对典型电路进行错误注入测试来研究FPGA的可靠性影响因素和测试方法。
　　首先，本文对课题的研究背景与意义作简单阐述，并介绍了集成电路的辐射效应、SEU的分类及减缓技术的各种实现方法。
　　随后，本文详细阐述了FPGA单粒子翻转的评估技术，从FPGA可靠性的评估指标出发，介绍现场辐射实验、模型分析方法、故障注入方法等可靠性的评估方法。
　　在FPGA的可靠性评估方法中，故障注入法的使用最为广泛，其又可以细分为基于硬件的故障注入、基于软件的故障注入和仿真故障注入。对于大型复杂电路，软件仿真是重要的研究手段。本文选用开源的OpenRISC系处理器作为处理器容错设计的研究对象，逻辑纠错设计在OR1200上进行，对易受到电磁辐射攻击发生软错误的寄存器部位进行TMR容错设计。并且，开发基于软件的SEU错误注入平台，利用其对容错模块进行自动化测试。实验结果表明基于软件的SEU错误注入平台效率较高，对复杂电路可以进行快速的测试分析。TMR容错效果较好，达到预期设想结果，基于软件的错误注入测试平台具有良好的测试效率。
　　将测试评估平台与FPGA电路结构的信息相结合，可以对软错误的性质进行更深一层次的研究。本文利用动态重配置技术开发出基于电路仿真的软错误注入测试平台。与此同时，对测试电路进行测试分析，利用自行开发的软错误注入测试平台，通过调节错误持续时间的方法，研究不同SEU持续时间在电路中的扩展传播特性，研究SEU持续时间对不同形式电路的影响。

目录

摘要

第一章 绪论

1．1 研究背景和研究意义

1．2 国内外研究现状

1．3 本文工作及篇章安排

第二章 软错误机理及容错方法

2．1 软错误产生机理

2．2 基于SRAM的FPGA容错技术

2．2．1 基于制造工艺的技术

2．2．2 三模冗余TMR技术

2．2．3 ECC纠错技术

2．2．4 擦洗Scrubbing技术

2．3 FPGA产业界容错设计

2．3．1 Xilinx FPGA容错方法介绍

2．3．2 Altera FPGA容错方法介绍

2．4 本章小结

第三章 FPGA单粒子翻转评估技术

3．1 FPGA可靠性评估指标

3．2 FPGA可靠性评估方法

3．2．1 现场辐射实验

3．2．2 模型分析方法

3．2．3 故障注入方法

3．3 本章小结

第四章 基于OR1200的TMR容错设计及测试平台

4．1 OR1200处理器介绍

4．2 OR1200处理器结构

4．2．1 处理器基本结构

4．3 针对Ctrl模块的TMR设计

4．3．1 OR1200处理器源代码分析

4．3．2 针对Ctrl模块TMR设计

4．4 基于软件仿真的SEU注入测试

4．4．1 SEU注入测试原理

4．4．2 SEU注入测试方案

4．4．3 SEU注入测试结果

4．5 本章小结

第五章 基于FPGA的SEU测试平台

5．1 DPR实现原理

5．2 SEU注入工具开发

5．3 测试平台的搭建

5．4 基于FPGA的SEU可靠性测试

5．4．1 ALU设计介绍

5．4．2 错误传播时间

5．4．3 硬件测试平台搭建

5．4．4 测试结果及分析

5．5 基于Cisco CMTS系统的FPGA容错设计及测试平台

5．5．1 Cisco CMTS系统

5．5．2 Cobalt 4 FPGA容错设计

5．5．3 Titan FPGA容错设计

5．5．4 基于CMTS测试平台搭建

5．6 本章小结

第六章 总结与展望

6．1 本文工作总结

6．2 未来展望

参考文献

致谢

附录

声明