首页> 中文学位 >AVS视频编码中帧内预测模块的硬件实现
【6h】

AVS视频编码中帧内预测模块的硬件实现

代理获取

目录

封面

声明

中文摘要

英文摘要

目录

1 绪论

1.1 研究背景与意义

1.2 国内研究进展

1.3 本文的研究内容

1.4 论文的章节安排

2 AVS视频编码标准及关键技术

2.1 AVS视频编码标准

2.2 AVS视频编码关键技术

2.3 本章小结

3 AVS帧内预测算法

3.1 帧内预测的预测值算法

3.2 AVS帧内预测模式选择算法

3.8所示

3.3 本章总结

4 AVS帧内预测模块的硬件实现

4.1 帧内预测模块整体结构

4.2 AVS帧内预测各功能模块的实现

4.3 FPGA验证

4.4 本章总结

5 总结与展望

5.1 总结

5.2 展望

致谢

参考文献

展开▼

摘要

AVS标准是中国数字音视频编解码技术标准工作组制定的数字音视频编码标准,该标准有着技术较为先进、专利费用低、具有较强的针对性以及一定的开放性的优点。AVS视频编码采用了许多先进的编码技术,其中帧内预测是预测编码的核心技术之一,对AVS帧内预测模块的硬件研究设计,有助于推动AVS视频编解码器的进一步发展。
  本文首先介绍了AVS视频编码标准的编码流程和所采用的关键技术。其次,对AVS帧内预测模式选择算法进行了研究,通过修改AVS参考软什rm52j中帧内预测模式选择算法的代码,在VC++6.O软件平台上对采用RDO算法、SATD算法和SAD算法的帧内预测模式选择算法进行比较,通过对比实验结果,在信噪比损失较小的条件下选择编码码率较高编码时问较短的SAD算法作为本文设计中所采用的AVS帧内预测模式选择算法。最后,采用自顶向下的设计方法,将帧内预测硬件电路划分为不同的功能模块:参考样本存取模块、预测值计算模块、残差值求取模块、最佳模式选择模块和块像素重构模块分别进行设计,最终将设计好的各功能模块进行组合实现帧内预测的整体硬件架构。在预测值计算模块中本文设计了一种可重构的计算电路,采用8bit数据并行流水处理的方法,节约了硬件资源,提高了计算效率。
  本文完成了帧内预测各功能模块的Verilog代码的编写,利用Modelsim和Quartusll软件对世计好的模块进行进行仿真综合,最后下载到FPGA的开发板叫,进行整体测试验证,验证结果表明了本文设计的AVS帧内预测硬件电路的可行性和正确性,对AVS视频编解码器的研究和发展具有一定的实用价值。

著录项

相似文献

  • 中文文献
  • 外文文献
  • 专利
代理获取

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号