基于FPGA的低速率语音声码器的研究与实现

摘要

数字语音通信是当前信息产业中发展最快、普及面最广的业务。语音信号压缩编码是数字语音信号处理的一个方面，它和通信领域联系最为密切。在现有的语音编码中，美国联邦标准混合激励线性预测（MELP—Mixed Excited Linear Prediction）算法在2．4kb/s的码率下取得了较好的语音质量，具有广阔的应用前景。 FPGA作为一种快速、高效的硬件平台在数字信号处理和通信领域具有着独特的优势。现代大容量、高速度的FPGA一般都内嵌有可配置的高速RAM、PLL、LVDS、LVTTL以及硬件乘法累加器等DSP模块。用FPGA来实现数字信号处理可以很好地解决并行性和速度问题，而且其灵活的可配置特性，使得FPGA构成的DSP系统非常易于修改、测试及硬件升级。 本论文阐述了一种基于FPGA的混合激励线性预测声码器的研究与设计。首先介绍了语音编码研究的发展状况以及低速率语音编码研究的意义，接着在对MELP算法进行深入分析的基础上，提出了利用DSP Builder在Matlab中建模的思路及实现过程，最后本文把重点放在MELP声码器的编解码器设计上，利用DSP Builder、QuartusⅡ分别设计了其中的滤波器、分帧加窗处理、线性预测分析等关键模块。 在Simulink环境下运用SignalCompiler对编解码系统进行功能仿真，为了便于仿真，系统中没有设计的模块在Simulink中用数学模型代替，仿真结果表明，合成语音信号与原始信号很好的拟合，系统编解码后语音质量基本良好。

目录

文摘

英文文摘

声明

第一章 绪论

1.1引言

1.2语音编码技术概述

1.3混合激励线性预测编码

1.4本课题研究的意义

1.5本文主要研究工作

第二章 低速率语音编码概述

2.1语音编码关键技术

2.1.1语音信号产生的数学模型

2.1.2语音编码通用模型

2.1.3线性预测技术

2.1.4语音编码的性能评价方法

2.2低速率语音编码技术

2.2.1低速率语音编码的发展

2.2.2低速率语音编码的算法体制

第三章 MELP声码器编解码原理

3.1 MELP声码器编码原理

3.1.1预处理

3.1.2相关编码参数分析

3.1.3相关参数的量化

3.2 MELP声码器解码原理

3.2.1基音周期解码与纠错解码

3.2.2参数插值

3.2.3混合激励生成与滤波

3.3 MELP声码器编解码算法的关键技术

3.3.1编码过程中重要参数的计算

3.3.2解码过程中的关键算法

第四章 基于FPGA的MELP声码器设计

4.1基于FPGA的DSP开发工具和设计流程

4.1.1 FPGA简介

4.1.2声码器设计的硬件工具

4.1.3声码器设计的软件工具

4.1.4基于FPGA的DSP设计流程

4.2 MELP声码器设计

4.2.1滤波器的设计

4.2.2分帧加窗处理模块设计

4.2.3自相关函数的计算

4.2.4线性预测分析

4.2.5快速傅立叶变换(FFT)模块设计

4.3 MELP声码器的系统仿真与分析

4.3.1 MELP声码器的系统仿真

4.3.2 MELP声码器合成语音分析

第五章 工作总结与展望

5.1论文期间完成的工作

5.2工作展望

致谢

参考文献

在读期间的研究成果