基于FPGA芯片的功能仿真平台构建及静态时序分析

摘要

仿真是FPGA（Field Programmable Gate Array）设计的重要环节之一。目前，在国内自主研发的FPGA支持软件中仿真这一功能基本上都是靠购买第三方工具来实现，国内没有自主研发的仿真软件。 本文正是针对这一现状，在详细分析比较了目前存在的仿真验证软件后，根据本课题的特性及要求从中选取了Gtkwave和Icarus Verilog两个仿真软件，进行二次开发。利用开发完成的软件设计并构建了一个FPGA功能仿真平台，在此平台上实现了FPGA芯片的功能仿真，验证了电路逻辑功能的正确性。 在大规模的FPGA设计中，只进行功能仿真是不够的。功能仿真只能验证FPGA电路逻辑功能的正确性，不能验证时序是否满足要求，这就需要进行静态时序分析。因此本文还研究了静态时序分析的基本原理、时序路径、建立/保持时间等。然后，详细分析了静态时序分析自底向上编译策略中的时序模型提取原理，实现了时序模型提取方法。通过静态时序分析和功能仿真两种验证方法相结合，验证了电路逻辑功能的正确性以及时序的满足性，确保验证工作高效可靠地完成。

目录

文摘

英文文摘

声明

第一章绪论

1.1研究背景

1.2 FPGA的发展趋势及国内外研究现状

1.2.1 FPGA的发展趋势

1.2.2 FPGA国外研究现状

1.2.3 FPGA国内研究现状

1.3关键集成电路依赖进口的危害

1.4论文结构

第二章FPGA的结构及算法研究

2.1 FPGA概述

2.2 FPGA的结构研究

2.2.1 FPGA可编程技术

2.2.2 FPGA逻辑块结构

2.2.3 FPGA布线结构

2.3 FPGA CAD算法分析

2.3.1综合

2.3.2工艺映射

2.3.3布局

2.3.4布线

2.3.5时序分析

2.3.6仿真验证

2.3.7下载

第三章功能仿真平台构建

3.1选题背景

3.2仿真的概念、方法及意义

3.2.1仿真验证的基本方法

3.2.2仿真的意义

3.3仿真软件的研究与分析

3.3.1仿真软件选取标准

3.3.2 Icarus Verilog

3.3.3 Modelsim

3.3.4 Gtkwave

3.3.5软件分析

3.4功能仿真平台的构建

3.4.1功能仿真平台的整体构架

3.4.2测试激励向量的构成

3.4.3 Gtkwave软件结构分析

3.5分析测试激励的响应结果

3.6设计实例

第四章静态时序分析

4.1静态时序分析概述

4.1.1 FPGA验证方法研究

4.1.2时序约束

4.1.3静态时序分析的特点

4.2 STA基本原理分析

4.3时序路径及时序分析

4.3.1静态时序分析的时序路径

4.3.2时钟扭曲

4.3.3寄存器的建立及保持时序分析

4.3.4门控时钟的建立、保持时序分析

4.3.5异步复位/置位与时钟信号的时序分析

4.4时序模型提取原理及具体实现

4.4.1时序模型提取原理

4.4.2时序模型提取的实现

4.5时序不收敛的改进方法

4.5.1通过设置综合属性提高工作频率

4.5.2通过修改布局布线促进时序收敛

4.6 STA工具分析

4.6.1基本概念

4.6.2工具分析

4.7小结

第五章总结与展望

5.1作者所做的主要工作

5.2进一步的研究

致谢

参考文献

研究成果

附录运算器的测试激励文件