基于网络多核处理器的入侵防御系统的设计与实现

摘要

通信网络的高速发展，要求有高性能网络设备的支持。同时，高性能的网络设备要求更高性能的处理器。多核体系结构通过增加计算机中物理处理器的数量，使程序达到真正并行执行，是目前提高处理器性能的有效途径。
　　 本文介绍了CPU从单核向多核发展的趋势和MIPS体系结构，深入剖析了MIPS64位多核OCTEON CPU的硬件结构、软件包处理流程和多核并行程序设计方法。针对OCTEON处理器研究了多核嵌入式软件的加载和启动过程，分析了多核体系结构下的软件设计模型和核问通信技术。以开源软件snort为基础，利用OCTEON CPU多核并行结构和内部集成的硬件加速单元实现高效的网络入侵防御系统NIPS，并针对硬件对程序优化技术做了分析。最后，测试分析了NIPS的数据包处理性能。
　　 通过测试结果可以看出，多核体系结构大大提高了网络报文的处理能力，提升了NIPS的性能，达到了预期的设计目标。

目录

文摘

英文文摘

声明

第一章 绪论

1.1课题研究背景

1.2课题研究的意义

1.3论文的组织结构

第二章 网络多核体系结构分析

2.1 多核体系结构的发展

2.2网络处理器简述

2.3 MIPS体系结构

2.4网络多核程序技术研究现状

第三章NIPS硬件系统分析

3.1硬件系统结构

3.2 OCTEON处理器

3.2.1 Boot-bus(启动总线)

3.2.2 FPA(内存缓冲池单元)

3.2.3 PIP/IPD(输入包处理/数据单元)

3.2.4 PKO(包输出处理单元)

3.2.5 POW(包排序/工作单元)

3.2.6 DFA(低延迟内存和确定性有限自动机单元)

3.2.7 Timer unit(定时器单元)

3.2.8 ZIP unit(压缩/解压协处理器单元)

3.3数据包的处理流程

第四章NIPS系统软件分析与设计

4.1 Bootloader移植

4.2 Linux移植

4.3软件设计方案

4.3.1 Simple Executive

4.3.2 Linux+Simple Executive

4.3.3 Linux SMP

4.4软件并行模型

4.5核间通信机制分析

4.5.1 Mailbox

4.5.2共享内存

4.5.3 POW+Group

4.5.4 FAU(Fatch and Add Unit)

第五章 多核CPU下NIPS的实现

5.1 IPS系统简介

5.2 NIPS的设计与实现

5.2.1 概要设计

5.2.2详细设计

5.2.3系统执行流程

5.3多核程序改进分析

5.3.1 内存对齐及cache对性能的影响

5.3.2数据存储相关的优化

5.3.3 临界区访问

5.4性能测试分析

第六章 总结与展望

致谢

参考文献