宽带跳频通信发射机的研制

摘要

扩频通信是现代和未来通信的一种重要方式。在实际应用中，为了增加通信的抗干扰和抗截获能力，常常采用混合混频技术。本文将直接序列扩频、多进制扩频和跳频结合在一起，对宽带通信系统中发射机和其中的一些关键技术进行研究，并在硬件平台实现。本文主要包括以下几个方面：
　　 1.介绍了扩频通信系统的原理和特点、数字中频技术和直接数字频率合成技术(DDS)，研究了宽带跳频通信系统的原理和基本结构。
　　 2.给出了发射机ARM+FPGA+ASIC结构的硬件平台设计，包括基于ARM微控制器的控制单元、基于FPGA的数据处理单元、基于DAC5682Z的数模转换单元、系统的电源和时钟电路等；详细论述了DAC5682Z的结构、原理和配置方式。
　　 3.提出了数据处理单元实现方案，并完成了FPGA设计，包括数字基带和中频处理、FPGA与ARM和FPGA与DAC5682Z的数据接口等模块，并完成了各模块功能测试。
　　 4.给出了发射机的调试方案，完成了发射机的软件和硬件调试，并与系统接收端一起完成整个系统的联合测试，测试结果达到设计要求。

目录

文摘

英文文摘

第一章 绪论

1.1 研究工作的背景及意义

1.2 混合扩频技术国内外发展动态

1.3 本文的结构安排

第二章 扩频通信系统原理及系统实现关键技术

2.1 扩频通信原理

2.1.1 理论基础

2.1.2 直接序列扩频系统

2.1.3 多进制扩频系统

2.1.4 跳频通信系统

2.2 数字中频技术

2.2.1 正交调制

2.2.2 数字上下变频

2.3 直接数字频率合成(DDS)技术

2.3.1 DDS组成结构和工作原理

2.3.2 DDS技术特点

2.4 宽带跳频通信系统

2.5 本章小结

第三章 系统硬件平台设计

3.1 系统硬件平台的总体结构

3.2 FPGA芯片选型、内部结构特点和相关电路

3.3 ARM微控制器

3.3.1 微控制器特性

3.3.2 核心处理器的存储器映射

3.3.3 芯片UART接口的应用

3.4 数模转换器DAC5682Z的结构特点和硬件电路设计

3.4.1 总体结构

3.4.2 输入输出信号特性

3.4.3 内部寄存器的配置

3.5 电源电路

3.6 时钟电路

3.7 本章小结

第四章 系统方案设计和FPGA实现

4.1 系统FPGA处理单元方案

4.1.1 PN码的选择

4.1.2 波形成型

4.1.3 数据帧结构

4.1.4 跳频的实现

4.2 系统FPGA设计和验证

4.2.1 系统总体仿真

4.2.2 时钟管理模块

4.2.3 总体控制模块

4.2.4 同步信息模块

4.2.5 信息处理模块

4.2.6 数字中频的IQ调制和跳频模块

4.3 接口模块

4.3.1 FPGA单元与ARM微控制器的通信接口

4.3.2 FPGA单元与数模转换器DAC5682Z的通信接口

4.4 本章小结

第五章 系统调试

5.1 系统电路模块调试

5.1.1 电源电路

5.1.2 FPGA电路

5.1.3 DAC5682Z的调试

5.2 系统功能测试

5.3 本章小结

结束语

致谢

参考文献