基于FPGA的智能串口设计与实现

摘要

本文就一个基于数字信号处理器DSP的嵌入式导航系统完成设计与实现。首先，分析了TMS320C6713 DSP的芯片结构和开发实例，对系统核心处理器外围电路进行了研究，并具体在DSP/BIOS下完成了外部存储器接口EMIF、开关中断以及锁相环PLL等软件环境的初始化。
　　系统中对各部件的译码和数据交互以及与片外设备间串行数据传输的控制皆由现场可编程门阵列FPGA完成。根据所选XC3S200AN-4FT256 FPGA的结构特点，通过FPGA与DSP交互接口的设计，实现了这一DSP+FPGA的整体架构，并依此设计了智能串口模块，将串口协议及附加的缓冲功能整合到FPGA内部，扩展了核心处理器的串行数据接口，使系统得以支持8路串行通道的全双工数据传输(2路RS-232，6路RS-422)。特别地，在各通道数据接收方面，通过移植的IP软核实现对串行数据的智能控制，使各通道不仅具有1024字节的缓冲，而且能对外设传来的原始数据进行一定程度的分析和预处理，包括对数据帧“拆包”提取关键数据，过滤当前无效数据，以及根据实际功能需要对某些数据进行初步整合等一系列智能操作，为系统处理数据提供了更大的便利。
　　最后对FPGA实现的各模块进行了仿真验证和功能测试。

目录

文摘

英文文摘

第一章 绪论

1.1 引言

1.2 论文主要工作

1.3 开发工具

第二章 系统总体架构设计

2.1 串口模块的架构

2.1.1 设计方案的演变

2.1.2 基于FPGA的设计方案

2.1.3 FPGA的特点及选型

2.1.4 FPGA的开发流程

2.2 DSP环境配置

2.3 本章小结

第三章 基于FPGA智能串模块设计

3.1 FPGA逻辑结构设计

3.2 智能串口模块总体架构

3.3 智能串口功能概述

3.4 FPGA功能接口设计

3.4.1 EMIF初始化

3.4.2 FPGA工能接口设计

3.4.3 串口顶层控制模块设计

3.5 本章小结

第四章 数据智能传输功能实现

4.1 数据发送功能实现

4.1.1 FIFO的设计

4.1.2 发送控制逻辑

4.2 数据接收功能实现

4.2.1 接收控制逻辑

4.3 智能化模块设计

4.3.1 RAM的设计

4.3.2 双端口RAM的设计

4.3.3 C51及控制电路

4.4 智能通信协议

4.4.1 共享地址划分

4.4.2 数据接收协议

4.5 本章小结

第五章 智能串口功能仿真测试

5.1 数据发送功能仿真测试

5.2 数据接收功能仿真测试

5.3 数据接收发送仿真测试

5.4 FPGA下载配置

5.5 本章小结

第六章 结论与推广

致谢

参考文献

在校期间研究成果