异构多核网络处理器中高性能共享存储器系统关键技术研究

摘要

存储器性能远远落后于处理器，即“存储器墙”，日益成为高性能多核处理器系统的性能瓶颈。网络处理器(Networt Processor)具有精简指令集处理器的灵活性和可比拟专用集成电路的速度，它已经逐渐成为构建网络系统的基本部件，代表着未来网络设备设计的发展方向。
　　 本课题来源于国家科研项目“高性能网络处理器的设计与研究”。本文结合网络处理器中的查找表、转发表等数据包其对处理速度的不同要求，系统地分析不同存储器的特点，提出了网络处理器片上共享的存储控制系统。针对存储器的异构多处理器并行访问存储器的特点，分别设计了SRAM和SDRAM控制器的接收命令队列，并采用分层优先仲裁器设计策略很好地解决了多个处理单元对片外存储器的并行访问。通过基于CAM按内容查找的原理设计的硬件互斥锁，支持各个处理器对至多8个存储器地址进行加锁的功能，以防止其他处理器对已锁定地址的内容进行修改，从而实现了多处理器共享访问时的协作，提高了同步访问时的数据安全性。在存储器系统整体设计的基础上，针对一般访问SDRAM时的激活行和预充电关闭行等操作要消耗一半以上的寻址时间的实际情况，进一步提出了同bank同行寻址和乒乓操作的优化方案。前者能省略预充电和行激活操作，后者可以隐藏轮换bank访问时的预充电时间。通过修改仲裁器和接口电路的读、写状态机，SDRAM控制器能根据前后指令访问的地址判断指令是否可以采用优化，自动选择可行的优化方式访问片外SDRAM。
　　 通过在网络处理器的指令平台上的验证，互斥锁对SRAM地址加锁解锁功能基本达到目标要求。存储控制器的功能仿真与验证的结果显示，改进后的SDRAM控制器的指令执行效率比优化前的效率理论上最大可提升约56％，达到了具体设计要求。

目录

文摘

英文文摘

第一章 绪论

1.1 课题背景介绍

1.2 网络处理器的结构和概述

1.3 论文工作重点和关键技术

1.4 论文内容及结构安排

第二章 网络处理器的存储系统

2.1 存储器与存储系统

2.1.1 存储器的类别

2.1.2 存储系统的发展

2.2 网络处理器的存储系统

2.2.1 网络处理器中存储系统的特点

2.2.2 片上集成的多层次存储器

2.3 片外共享存储的控制器

2.3.1 多种处理器访问存储器的方式

2.3.2 控制器的内部结构

2.4 本章小结

第三章 多核共享的片外存储器

3.1 多处理器共享存储的设计

3.1.1 命令队列的设计

3.1.2 多核共享的仲裁机制

3.2 外部存储器的互斥访问

3.2.1 共享存储器的互斥机制

3.2.2 CAM单元和工作原理

3.2.3 基于CAM的互斥锁

3.2.4 CAM锁的硬件实现

3.3 本章小结

第四章 动态随机存储器控制的性能优化

4.1 动态随机存储器的特点

4.1.1 DRAM内存结构

4.1.2 SDRAM的时序

4.2 接口状态机的改进

4.3 SDRAM控制器模块的性能优化

4.3.1 同bank同行的优化

4.3.2 SDRAM的乒乓操作

4.4 本章小结

第五章 功能验证与分析

5.1 验证方法和工具

5.2 CAM互斥锁功能验证

5.2.1 地址加锁成功

5.2.2 CAM满时读锁失败

5.2.3 解锁已锁定的地址

5.3 SDRAM单元优化的仿真验证

5.3.1 控制器未优化时的仿真

5.3.2 采用同bank同行优化的验证

5.3.3 采用乒乓操作的验证

5.3.4 性能分析

5.4 本章小结

第六章 结束语

致谢

参考文献

研究成果