H.264编码器SoC及其去方块滤波器的设计与实现

摘要

H.264作为成熟的视频编码标准获得了广泛的应用。H.264拥有很高的压缩效率和良好的网络亲和性,但 H.264编解码器的计算复杂度很高。为了满足 H.264在多种场景下的应用要求,支持视频的实时编解码,需要设计H.264编解码器的专用硬件电路。片上系统(SoC)作为一种新的集成电路设计实现方案,集成度高,优势明显。去方块滤波器是H.264编解码器的重要部分,有助于提高编码效率和图像质量。本文研究H.264编码器SoC及其去方块滤波器的设计与实现。
　　本文首先说明了H.264编码器的原理,详细讨论了H.264编码器的组织架构、功能模块和所采用的关键技术,重点分析了H.264中的去方块滤波算法,对SoC的设计流程和设计方法做了简要介绍。
　　其次,本文在FPGA平台上设计实现了H.264编码器中的去方块滤波器。给出了一种改进的滤波顺序,增强了滤波过程中的数据复用。针对去方块滤波器的特点,设计了相应的数据缓存模块。采用流水线的结构实现了去方块滤波的主要运算,通过有限状态机完成对整个滤波流程的控制。利用SystemVerilog语言和其中的DPI接口,参考H.264软件编码器,使用Modelsim仿真工具对设计的去方块滤波器进行了仿真验证。在Xilinx Zynq-7000系列的XC7Z045 FPGA上对去方块滤波器进行了综合,综合结果显示,共占用2087个 Registers、4424个 LUTs和8个Block RAM。该去方块滤波器可以工作在200MHz的频率,滤波一个宏块需要204个时钟周期,每秒能够处理980K个宏块。
　　然后,本文在已设计的H.264整体编码核的基础上,利用IPIF模块实现接口适配逻辑,将H.264编码核封装成了与AXI4总线兼容的外设。基于该外设设计了H.264编码器SoC,说明了系统中的多端口存储控制方案,完成了SoC中软件相关部分的设计。最后,利用Xilinx公司提供的IP,在Xilinx Zynq-7000平台上实现了整个H.264编码器SoC。搭建验证平台,验证了该SoC功能的正确性。测试结果表明,工作在125MHz时,该H.264编码器SoC能够支持1920x1080、35fps视频的实时编码。

目录

封面

声明

中文摘要

英文摘要

目录

第一章 绪论

1.1 引言

1.2 H.264视频编码标准简介

1.3 本文研究方向与意义

1.4 本文的章节安排

第二章 H.264编码器原理与SoC设计技术

2.1 H.264编码器原理[8]

2.2 SoC设计技术

2.3 AXI4总线

2.4 Xilinx Zynq-7000平台

第三章 H.264编码器中去方块滤波器的设计

3.1 去方块滤波器的整体设计

3.2 滤波顺序的选择

3.3 去方块滤波器中缓存的设计

3.4 核心滤波模块的设计

3.5 去方块滤波器的仿真与验证

第四章 H.264编码器SoC的设计与实现

4.1 编码核的设计

4.2 编码核的封装

4.3 H.264编码器SoC的整体架构

4.4 H.264编码器SoC中软件相关部分的设计

4.5 H.264编码器SoC的仿真与验证

第五章 总结和展望

5.1 总结

5.2 展望

致谢

参考文献