基于多核DSP的实时雷达信号处理平台设计

摘要

随着实时雷达信号处理系统对运算能力、处理速度、数据吞吐量和工作环境等方面需求的不断提高,传统的信号处理平台已无法满足技术发展和项目设计的需求。本文在此背景下提出了一种以一片高性能FPGA、四片多核DSP和VPX标准总线为基本架构的实时雷达信号处理平台的设计方案。
　　本文针对雷达信号处理系统高精度、高分辨率的特点,首先,综合分析了系统在处理能力、数据传输速率等方面的具体需求,对高性能FPGA和多核DSP进行了芯片选型,并给出了信号处理平台的整个设计框架;其次,详细描述了信号处理平台的电源模块、时钟模块以及核心处理器的外围设备模块的设计思路、原理和硬件设计方法;然后,主要研究了高速串行接口SRIO、PCIe、Hyperlink和千兆以太网的基本工作原理及具体的实现方法,并对这些接口进行了稳定性及传输速率的实际测试;最后,具体阐述了多核DSP芯片的引导加载方式,结合实际应用需求设计了SPI引导加载的实现方式,并在此基础上给出了二次引导加载、多模式引导加载和多核启动引导加载的方案。本文完成了基于多核DSP的实时雷达信号处理平台的硬件设计、高速接口程序设计以及多核DSP的引导加载设计等方面的工作,途中遇到并解决了许多的问题,具有一定的工程应用价值。

目录

封面

声明

中文摘要

英文摘要

目录

第一章 绪论

1.1 研究背景及意义

1.2 国内外发展现状

1.3 论文的主要工作及章节安排

第二章 系统总体设计方案

2.1 系统需求分析

2.2 DSP芯片选型

2.3 FPGA芯片选型

2.4 VPX标准总线平台

2.5 信号处理平台的设计方案

2.6 本章小结

第三章 信号处理平台的硬件设计

3.1 电源设计

3.2 时钟设计

3.3 主处理器的外围设备设计

3.4 高速PCB设计

3.5 本章小结

第四章 高速数据传输模块的设计与实现

4.1 SRIO模块设计与实现

4.2 PCIe模块设计与实现

4.3 Hyperlink模块设计与实现

4.4 千兆以太网模块设计与实现

4.5 本章小结

第五章 多核DSP的程序引导加载实现

5.1 C66x系列bootloader介绍

5.2 SPI boot模式

5.3 二次引导加载模式

5.4 多核引导加载

5.5 本章小结

第六章 结束语

致谢

参考文献

研究成果