基于FPGA和DDR2的图像缩放系统设计与实现

摘要

图像的缩放作为数字图像处理的基本操作，已经广泛应用于遥感、监控、医疗等领域。所以研究图像的缩放有重要的应用价值。传统的图像缩放是在PC机上实现的，由于受到 CPU结构的限制，运算速度不高，不能满足实时性要求较高、带宽较高的应用场合。针对这一情况，本文设计了基于FPGA和DDR2的图像缩放系统。
　　本文首先介绍了最近邻插值、双线性插值、双三次插值算法的原理。然后论述了图像缩放系统的平台的设计，包括上位机、MCU和FPGA电路板的详细设计。借助于SPARTAN-6 MCB的使用，在此平台上实现了最近邻插值算法，取得了良好的实验效果。
　　系统平台设计的核心是 FPGA电路板的设计。该板的主控 FPGA芯片是Spartan-6 LX-75芯片；单片机选择的是C8051F021；该板的特色在于使用了DDR2芯片作为缓存芯片，使用了SPARTAN-6芯片自带的MCB控制器来控制DDR2的读写操作。在此平台上，作者进行了插值算法的逻辑设计。该逻辑设计的特点在于使用了FPGA自带的乘法器IP核，结合DDR2的缓存完成了最近邻插值算法。这种设计方法直接利用插值算法的公式进行数学运算，与传统的通过卷积方式进行插值的实现方式相比，更加接近原始插值算法的准确结果，简化了数据流的控制。最后本文提出在 FPGA上使用双线性插值算法实现图像缩放作为本文的后续工作。

目录

封面

声明

中文摘要

英文摘要

插图索引

表格索引

缩略语对照表

目录

第一章 绪论

1.1 研究背景

1.2 图像缩放算法的发展现状

1.3 研究课题的提出

1.4 本文的主要研究内容及文章结构

第二章 图像缩放系统的理论基础

2.1 图像缩放方法分类

2.2 插值缩放算法

2.3插值算法的实现及仿真

2.4 其他图像缩放算法

2.5 本章小结

第三章 缩放系统总体设计

3.1 上位机、单片机及FPGA之间的通信协议的设计

3.2 上位机软件的参数分析

3.3 EDID软件设置

3.4 系统硬件平台的设计

3.5 本章小结

第四章 系统逻辑的设计

4.1 时钟生成模块逻辑设计

4.2 FPGA和单片机通信模块逻辑设计

4.3 DVI接收模块逻辑设计

4.4 DVI发送模块逻辑设计

4.5 本章小结

第五章 DDR2读写逻辑设计

5.1 MCB的性能

5.2 MCB的结构

5.3 MCB的接口信号

5.4 地址的配置

5.5 读写时序的分析

5.6 MCB时钟的设计

5.7 写DDR2模块的逻辑设计

5.8 读DDR2模块的逻辑设计

5.9 本章小结

第六章 缩放算法的逻辑设计

6.1 插值缩放算法的核心逻辑的设计

6.2 双线性插值算法的逻辑设计

6.3 系统的性能评价

6.4 系统调试

6.5 本章小结

第七章 总结与展望

6.1 总结

6.2 后续的工作

参考文献

致谢

作者简介