一种10bitsC_R混合SAR_ADC设计

摘要

随着电子信息技术的进步，无线通信技术的应用领域不断拓宽。高频信号经过低噪运放、混频器、滤波器等后，要被转换成数字信号供后续处理。作为模拟信号和数字信号之间的桥梁，一个好的模数转换器(ADC)模块是至关重要的。本文设计并实现了一款10-bit，1MS/s采样率的逐次逼近型模数转换器电路，该电路采用电容-电阻混合模式，具有低功耗的特点，可应用于射频无线载波通信领域。
　　本研究根据常用ADC结构对比，考虑到低功耗、高精度、小面积的要求，ADC采用C-R混合结构。高6位MSB采用电荷按比例缩放，低4位LSB采用电压按比例缩放。为了有效对抗噪声、干扰，还采用全差分的对称结构。在低位电压式的设计中，没有使用常用的3-8译码器，减少了开关过多对精度的影响。LSB的电压式接法不使用温度计编码，而使用一种渐进式的接法。此外，全差分的分压式接法一般有两条电阻串，本文只用一条电阻串，是牺牲权重来减小功耗。比较器的差分输入端，被交替施加两组采样电压。逐次逼近逻辑的核心是二进制搜索算法，能够根据上一位的比较器输出结果,控制对应开关开闭，完成比较器两端的采样电压的逐次逼近。比较器输出的编码，经过数字逻辑电路处理，作为AD C模块的输出编码。完成了一个混合式10bits SAR ADC从电路设计到流片的设计过程展示。得到的ADC采用0.18μm工艺，可工作在16MHz时钟下，输入信号范围1-500KHz，转换速度1MS/s，前仿DNL=±0.2LSB，INL=±0.5LSB。在输入为200KHz条件下， SNR=60.88dB，SNDR=60.55dB，ENOB=9.77bits。此外，电路静态功耗42.15μW，动态功耗0.79mW，版图面积0.17625mm2，后仿ENOB=8.83bits。ADC模块能较好地将一对前置滤波器或可编程增益放大器输出的模拟差分信号转化成10位数字编码。

目录

封面

声明

中文摘要

英文摘要

图片索引

符号对照表

缩略语对照表

目录

第一章 绪论

1.1选题背景和意义

1.2国内外研究现状

1.3研究工作主要内容

第二章 逐次逼近AD C概述

2.1SAR ADC的工作原理

2.2SAR ADC的典型结构

2.3 ADC的性能参数

第三章 AD C结构的研究和设计

3.1 DAC结构的选择

3.2 DAC的工作原理及设计

3.3 ADC性能和匹配的考虑

第四章 比较器

4.1比较器结构简介

4.2比较器的设计

4.3比较器功能验证和Corner分析

4.4比较器版图

第五章 采样保持电路和参考电压Buffer的设计

5.1采样保持电路的设计

5.2参考电压Buffer的设计

第六章 数字控制部分的设计

6.1 Clk模块

6.2 Timing模块

6.3 Register模块

6.4DAC Control模块

6.5 Output模块

6.6数字控制部分的版图

第七章 整体仿真、版图和后仿真

7.1 ADC的整体仿真

7.2 ADC的版图

7.3 ADC的后仿真

第八章 总结与展望

附件一：FFT分析代码

参考文献

致谢

个人简介