基于FPGA的高速ADC性能测试系统设计

摘要

随着全球数字信息化产业的不断推进，模拟数字转换技术得到了快速发展，采用新工艺、新结构的高性能模数转换器已被广泛应用于各领域。随着5G通信等应用的牵引，目前高速ADC的转换速度正由每秒数百兆样点迅速升级至每秒数千兆样点，数据接口也由传统的并行CMOS、LVDS升级成JESD204B协议的SERDES串行接口。目前典型的高速 ADC，如 ADI公司的 AD9680（14bit/1000MSPS）、AD9625（12bit/2500MSPS），对测试系统提出了新的挑战。
　　传统测试系统不支持 SERDES接口、数据传输速度慢、存储深度不足，已不能满足实际测试需求，因此研究具有高速数据接口和大容量存储空间的测试系统，无论对于高速ADC设计单位还是使用单位都有着重要的现实意义。
　　首先，本文提出了基于Xilinx VC707硬件开发平台，以高速FPGA芯片Virtex-7 XC7VX485T-2FFG1761C为控制核心的硬件方案，并进一步对FPGA程序、上位机程序进行工程实现。成功设计和验证了可兼容多种高速接口、可测试多种典型性能指标的高速ADC测试系统。其与现有测试系统相比存在以下优点：
　　1.接口灵活。本系统支持CMOS（时钟频率高达300MHz）、LVDS（时钟频率高达650MHz）和JESD204B（时钟频率高达12.5GHz）三种数字接口类型。
　　2.数据存储容量大、速度高。采用大容量 DDR3 SDRAM，数据吞吐率高达20Gbits/s；以16位ADC为例，可以实现高达512兆采样点的连续采集存储。
　　3.数据传输率高。采用千兆以太网接口将数据由测试板上传至 PC做进一步处理，数据载荷达77 Mbytes/s。
　　其次，本文设计了配套计算机测试程序，用于高速数据传输和性能指标运算、图形化。测试程序开发充分结合MATLAB面向对象的简易性和C语言硬件控制的高效性特点。基于MATLAB实现图形用户界面、指标运算和结果显示；数据传输方面则采用Matlab和C语言混合编程，通过C语言调用WinPcap库扩展MATLAB命令实现以太网数据高速连续捕获。
　　最后，采用本文设计的测试系统对两款商用ADC芯片进行实际测试，评估其正确性、实用性和系统的可靠性。结果表明，本文实现的测试系统能够满足主流 ADC如AD9268、AD9643的测试需求，有很好的应用和推广价值。

目录

声明

插图索引

表格索引

符号对照表

缩略语对照表

第一章 绪论

1.1研究背景及意义

1.2国内外研究现状

1.3研究内容与结构安排

第二章 ADC性能测试系统的总体设计

2.1 ADC性能指标

2.2 ADC性能测试系统总体设计

2.3本章小结

第三章 ADC性能测试系统的FPGA实现

3.1 ADC数据采集

3.2 DDR3 SDRAM高速存储

3.3以太网数据传输

3.4 FPGA资源消耗

3.5本章小结

第四章 ADC性能测试系统的软件设计

4.1网口数据捕获

4.2 Matlab图形用户界面设计

4.3本章小结

第五章 ADC性能测试系统的板级验证

5.1测试方案

5.2功能验证

5.3本章小结

第六章 总结与展望

参考文献

致谢

作者简介