首页> 中文学位 >大容量缓存压缩装置的设计与实现
【6h】

大容量缓存压缩装置的设计与实现

代理获取

目录

封面

声明

中文摘要

英文摘要

目录

1 绪论

1.1 课题研究的目的及意义

1.2 大容量缓存技术与压缩技术概述

1.3 本文的内容及结构安排

2 大容量缓存技术与压缩技术方案设计

2.1 存储器概述

2.2 IS42S16160B芯片

2.3 压缩芯片概述

2.4 本章小结

3 硬件电路的设计与实现

3.1 电源部分设计

3.2 缓存压缩单元设计

3.3 PCB布局布线设计

3.4 本章小结

4 VHDL程序设计

4.1 FPGA选型

4.2 缓存单元程序设计

4.3 压缩单元程序设计

4.4 本章小结

5 系统功能测试与可靠性分析

5.1 测试系统概述

5.2 系统功能测试

5.3 可靠性分析

5.4 本章小结

6 总结与展望

6.1 工作总结

6.2 展望

参考文献

攻读硕士学位期间发表的论文及所取得的研究成果

致谢

展开▼

摘要

在航天领域,压缩是解决海量数据给有限信道带宽带来压力的主要措施之一,遥感图像因其获取代价很高所以特别珍贵,也给压缩技术带来了巨大的挑战,如何能即提高压缩比,又能保证还原后的图像与原始图像差距不大是当前压缩技术的主要发展目标。目前,JPEG2000图像压缩标准很好的解决了现有的矛盾。为满足特殊领域对数据实时性的要求,大容量的缓存FIFO的设计也是一个热门的研究方向。
  本文首先介绍了数据缓存压缩的发展现状与应用领域,针对任务要求,确定了以Altera公司的CycloneII(飓风II)系列FPGA为逻辑控制芯片,以两片SDRAM为缓存介质构造乒乓操作来缓存上游下发的数据,以美国ADI公司的JPEG2000专用芯片ADV212实现对数据的压缩的总体设计方案。本文详细介绍了大容量缓存和数据压缩各功能单元的构成和操作原理,采用简化的SDRAM控制器状态机来减少编程的复杂度。本文对关键的ADV212固件文件数据采取调用QuartusⅡ中提供的双端口RAMIP核,加载mif固件文件的方式,大大简化了VHDL程序的设计难度。为了保证缓存芯片SDRAM运行的可靠性,本设计在PCB布板方面采取了对数据线等长布线的操作,重要控制信号线上串联33的电阻,消除干扰。
  论文最后对装置各模块的功能进行了测试,并分析了缓存芯片中所读取的数据,对压缩后的数据进行了还原,结果表明,本文设计的缓存压缩装置满足要求,而且具有很高的实用意义。

著录项

相似文献

  • 中文文献
  • 外文文献
  • 专利
代理获取

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号