多通道大容量高速数据存储系统设计

摘要

随着社会科学技术不断发展,无论是在生产生活还在科研试验中,产生数据信息量加大,然而对数据存储系统的传输速度、功耗、可靠性要求却越来越严格。同时基于不同测试需求,试验环境不尽相同,许多恶劣环境中的数据测试成为现在存储测试的主要任务与难点之一。本文基于某具体试验任务要求,设计了多通道高速大容量数据存储系统,主要完成对高速、大容量的多路传输数据的实时采集接收和可靠存储。
　　本课题中的多通道高速率数据存储装置用于记录某应用试验过程中的串行LVDS、并行LVDS、模拟量等参数信号,完成这些信号的采集、存储以及采集完成后的数据分析处理,属于采集存储测试的研究范畴。文章在介绍国内外高速海量数据存储装置的基础上,提出了该数据存储系统的总体设计方案,设计完成高速大容量串行LVDS、并行LVDS以及模拟量数据的存储系统。设计中采用模块化设计思想,将各通道数据以基板为控制主体,各通道在接收基板控制指令以及供电后,即以各自模块的独立控制模块来完成其传输数据实时准确存储的任务。各通道设计以FPGA为独立逻辑控制模块,在基板传输指令下,同时启动各通道接收控制模块,对其接收数据进行缓存,继而判断有效数据,并将记录数据到存储阵列中。测试试验完成后,在上位机指令控制下,将各通道数据通过数据卸载通道下传回读,进行解码分析。该存储测试设备采用以独立通道板卡与基板连接的配置结果,可根据任务具体需求按需搭建,维护简单,可复用强。

目录

封面

声明

中文摘要

英文摘要

目录

1 绪论

1.1 课题研究的目的及意义

1.2 数据存储系统的国内外研究现状

1.3 本课题的研究内容及论文安排

2 系统总体设计方案

2.1 系统主要功能及技术指标

2.2 系统总体方案设计及硬件结构框架

2.3主控芯片的选择

2.4 多通道高速数据记录系统设计的存储技术

2.5 本章小结

3关键硬件电路设计与实现

3.1 电路设计原则

3.2 并行LVDS信号传输通道的接口转换和存储电路设计

3.3 两路串行LVDS数据通道的接口转换和存储电路

3.4 模拟量测试数据记录通道的采集电路和存储电路

3.4 系统基板设计

3.5 本章小结

4 多通道数据存储系统逻辑设计

4.1模拟量数据采集通道逻辑控制

4.2 并行LVDS数据接收通道逻辑控制

4.3 串行LVDS数据接收通道逻辑控制

4.4 存储模块基本时序控制

4.5 本章总结

5 多通道高速数据存储系统软件设计及结果分析

5.1系统功能测试流程

5.2 存储系统上位机读数软件大致流程

5.3 测试数据分析

5.2 模拟量测试通道的数据显示界面图

5.4 本章总结

6 总结与展望

参考文献

攻读硕士学位期间发表的学术论文及参与的科研工作

致谢