基于Flash阵列的高速存储及可靠性设计

摘要

在图像数据采集中，存储体系需要满足对图像数据持续高速存储的要求。针对某图像信息处理器的性能测试需求，开发了图像数据的高速并行化存储体系。为实现图像数据的大容量、高速、高可靠、低功耗的存储需求，本文致力于研究一种图像数据高速存储方法，并对高速存储涉及的高可靠低功耗进行了深入研究。
　　首先，为了实现200 MB/s的持续存储速度，借鉴流水线和并行扩展的思路，设计了一种结构为5×8的Flash存储阵列。以状态机实现通道内和通道间的流水线设计，通过双流水线形式的并行工作模式，充分发挥每一片NAND Flash的存储性能以实现图像数据的持续高速存储。
　　其次，在可靠性方面，针对Flash阵列的无效块管理问题，提出了两种无效块管理方案，并分析了两种无效块管理方案的优缺点，选择了基于组合块理念的无效块管理方案;同时，为了解决突发无效块对高速存储的影响，设计了滞后重写机制。另外，针对Flash芯片单比特翻转造成的数据误码，提出了双缓存交替的汉明码纠错方案，该方案在不影响数据读取速度的情况下，有效避免了Flash的单比特误码的产生。
　　最后，为了降低FPGA功耗，减少芯片发热，提出了一种程序低功耗优化方法，采用这种设计方法可以大幅减小内部的逻辑资源、布线资源的使用，从而达到降低动态功耗，提高FPGA程序运行可靠性的目的。
　　通过对各项技术指标以及系统总体的性能进行测试，并分析得到的测试数据，设计的Flash阵列可以达到200MB/s的数据存储速率。通过大量试验证明，存储体系的存储速率以及容量均满足设计指标，工作稳定可靠。

目录

声明

摘要

1．1 研究背景

1．2 课题性质及来源

1．3 国内外研究现状

1．4 高速图像数据存储卡关键技术

1．4．1 图像数据的高速存储

1．4．2 存储阵列可靠性设计

1．5 研究内容与论文安排

2 总体方案设计

2．1 图像记录器系统组成及功能

2．2 图像采集存储卡组成与功能

2．3 本章小结

3．1 高速存储系统总体设计

3．2 系统硬件电路

3．2．1 图像接口电路设计

3．2．2 存储阵列电路设计

3．3 本章小结

4．1 高速存储技术概述

4．2 双流水线调度逻辑设计

4．2．1 通道内流水线设计

4．2．2 通道间流水线设计

4．3 阵列无效块地址管理

4．3．1 基于RAM映射的无效块管理方案

4．3．2 基于组合块的无效块管理方案

4．3．3 两种无效块管理方案的比较

4．3．4 突发无效块管理方案

4．4 错误检测和纠错设计

4．4．1 Flash误码原因

4．4．2 指令纠错技术简介

4．4．3 基于汉明码的纠错算法

4．4．4 双缓存交替的汉明码纠错实现方案

4．5 高稳定低功耗程序设计

4．5．1 有限状态机简介

4．5．2 有限状态机功耗优化方法

4．5．3 基于RAM映射的低功耗有限状态设计

4．6 本章小结

5 系统测试及性能分析

5．1 存储阵列存储速度测试

5．2 存储阵列可靠性测试

5．2．1 滞后重写机制性能测试

5．2．2 错误检测和纠错设计性能测试

5．2．3 高稳定低功耗程序设计性能测试

5．3 高速图像记录器总体性能测试

6．1 研究总结

6．2 工作展望

参考文献

攻读硕士学位期间发表的学术论文及所取得的研究成果

致谢