基于CMOS传感器的高速图像采集装置的研究与设计

摘要

随着科学技术的不断发展，图像逐渐成为人们获取重要信息的主要手段之一，因此人们对图像采集装置的性能及速度提出了更高的要求。本文设计了一种基于CMOS传感器的高速图像采集装置，在硬件设计中，采用FPGA作为主控制器，实现对全局曝光CMOS传感器的配置和图像数据的采集；利用DDR2完成对高速图像数据的缓存；采用千兆以太网作为图像数据的传输接口。在逻辑设计中，采用分时复用，以及各级缓存从而实现了高速异步图像数据的读写工作，同时为了提高图像数据传输的可靠性，在逻辑设计中增加了重传功能。 本文主要从图像采集装置的高速串行差分数据的接收、高速图像数据的缓存、高速图像数据的可靠传输等三个方面展开了研究与设计。首先，对DDR2和千兆以太网的硬件电路进行了分析与设计，并且对触发电路和系统电源模块的相关参数进行了具体分析与计算。其次，在图像数据接收上，利用FPGA内部的SelectIo资源实现了高速图像数据的串并转换，并结合图像传感器输出图像数据的格式以及像素顺序，完成了图像数据的接收逻辑设计。在DDR2逻辑控制上，为了满足DDR2突发读写时减少地址控制对时序的消耗，采用了列地址复用的方式，实现一个列地址控制DDR2一次突发读写。在DDR2存储空间上，为了满足图像数据在DDR2中按包存储，通过扩展DDR2列地址，实现了一个行地址存储一包图像数据。在图像数据的传输上，为了解决各单元数据传输速率以及数据位宽不匹配的情况，设置读写数据位宽不同的FIFO进行缓存，同时采用三段式状态机完成了数据重传功能的逻辑设计。 最后，通过搭建测试平台，对图像采集装置数据重传功能及稳定性进行测试，并且在最大分辨率2592×2048下，图像采集装置可以每秒23帧频的速率进行图像数据采集，采集到的图像画面清晰、流畅、且实时性较好，证明了图像采集装置能够实时进行图像数据采集，且稳定可靠。

目录

声明

1绪论

1.1 课题研究的背景及意义

1.2 国内外研究现状

1.3 论文的主要内容及章节安排

2高速图像采集装置整体设计

2.1 图像采集装置总体方案设计

2.2 图像采集装置的主要器件选型

2.2.1 CMOS图像传感器

2.2.2 高速图像采集装置核心器件选择

2.2.3 缓存芯片选择

2.2.4 图像数据传输接口选择

2.3 本章小结

3高速图像采集装置的主要硬件电路设计

3.1 缓存模块硬件电路设计

3.2 千兆以太网的硬件电路设计

3.2.1 千兆以太网的结构体系

3.2.2 千兆以太网硬件电路设计

3.3 外部触发电路设计

3.4 系统电源模块设计

3.5 本章小节

4高速图像采集装置的关键逻辑研究与设计

4.1 图像数据流的整体逻辑控制

4.2 高速串行数据的接收

4.2.1 图像传感器配置

4.2.2 图像数据的输出格式

4.2.3 图像数据的串并转换

4.3 高速图像数据的缓存

4.3.1 DDR2读写逻辑控制

4.3.2 缓存策略分析与研究

4.4 千兆以太网收发逻辑控制

4.5 图像数据的可靠传输

4.5.1 不完整包的分析

4.5.2 数据重传逻辑设计

4.6 本章小结

5测试与验证

5.1 测试平台搭建与组成

5.2 图像采集装置性能测试

5.2.1 重传逻辑功能验证

5.2.2 图像采集装置的稳定性与可靠性测试

5.3 本章小结

6 总结与展望

参考文献

攻读硕士期间发表的论文及所取得的研究成果

致谢