基于IZAS图像放大处法的SONY47万像素数字视频展台系统

摘要

本文给出了一种数字视频展台的基于IZAS图像放大算法的设计方案。视频展台可将文档、图片、实物等信息转换成图像信号输出在投影机、监视器等显示设备上，广泛应用于教学、会议、产品展示等场合。 传统的模拟展台图像不够清晰、画面抖动、图像质量受环境影响较大。为此，本文研究视频展台的图像处理方法和FPGA实现方案，并给出了基于FPGA的实际应用系统，有效的解决目前存在的问题。 本文的主要内容为: (1)研究用FPGA实现图像实时放大的处理方法，选择能满足视频展台要求的缩放算法为研究对象，利用给定的放大比例寻找一个简单、易于实现且有较高精度的核函数。对核函数连续模型重新采样得到放大后的像素值。采用滤波器结构进行计算仅使用FPGA内部的3个双端口RAM缓冲图像数据，将原图像有效分辨率为738×575放大到1024×768。 (2)给出一种基于色空变换的色彩调制方法，将图像传感器输出的PAL制数字YUV(4:2:2)格式信号换成RGB(5:6:5)格式。 (3)设计一种针对视频展台的更为简洁的隔行转逐行扫描的实现方案，仅使用一块SDRAM作为帧缓存，利用场间插值算法，并将帧率由25Hz提升到60Hz。 (4)FPGA完成了光学镜头中步进电机的驱动；同时实现了PS/2鼠标的驱动及其显示、图像冻结、负片显示、图像\文本选择、黑白\彩色图像选择输出等功能。 上述实现的功能在ISE8.1开发环境下，采用VHDL语言描述，并在Xilinx(赛灵思)公司Spartan3E系列FPGA XC3S250E上实现。

目录

文摘

英文文摘

声明

第一章绪论

1.1论文研究背景及意义

1.2论文完成的工作

1.3本论文的组织

第二章系统结构设计

2.1硬件总体结构方案对比与选择

2.2硬件总体结构与原理设计

2.2.1图像采集模块

2.2.2图像处理模块

2.2.3图像输出模块

2.3PROM配置自加载与电源设计

2.4小结

第三章给定比例的图像放大算法IZAS及其FPGA实现

3.1图像放大算法原理

3.1.1重建核函数

3.1.2IZAS算法基本原理

3.1-3 IZAS算法核函数

3.2放大算法LEAS的FPGA实现

3.2.1 SRAM缓冲模块

3.2.2数据传输控制模块

3.2.3 FIR滤波器模块

3.2.4移位相加实现列放大

3.3图像效果与改进措施

3.4测试与性能分析

3.5用移位相加代替乘法

3.5.1选择比例因子

3.5.2移位相加实现乘法

3.5.3降低复杂性的滤波器

3.6小结

第四章单SDRAM视频转换器

4.1工作原理

4.2内部模块介绍

4.2.1奇偶场识别模块

4.2.2输入缓冲模块

4.2.3主控制器模块

4.2.4 SDRAM控制器模块

4.2.5时序发生器模块

4.2.6输出缓冲模块

4.2.7色空间转换模块

4.3小结

第五章附加功能的实现

5.1 OSD显示模块

5.2鼠标指示模块

5.3图像冻结模块

5.4图像存储模块

5.5负片显示

5.6图形/文本选择输出模块

5.7黑白/彩色选择输出模块

5.8步进电机驱动模块

5.9自动光圈控制模块

5.1 0本章小结

第六章总结与展望

6.1论文工作总结

6.2不足和展望

参考文献

致 谢

攻读硕士学位期间发表的学术论文