基于FPGA的WX基带通信芯片原型验证

摘要

近十年，有赖于半导体工艺技术的飞速发展，EDA——电子设计自动化(Electronic Design Automation)技术和VLSI——超大规模集成电路(Very Large Scale Integration)技术的推广和普及十分迅速，将一个或多个CPU单元以及功能部件集成在单个芯片上已经不再是什么梦想，我们现在通常将这种单个的集成芯片称之为SOC——片上系统(System On Chip)。
　　SOC的整个开发过程当中一般由用户通过硬件描述语言定义整个系统，然后通过仿真工具进行仿真验证，仿真验证通过后设计人员会将设计源代码或者设计版图交给半导体芯片制造商进行流片[1]。然而，摩尔定律指出，验证的复杂程度是与芯片的面积的平方成正比的，芯片单位面积容量每隔18个月增加一倍，验证的复杂程度每隔6-9个月也就会翻一番。为了解决SOC验证过程中的这个困难，必须进一步优化方案，软硬件协同验证是当今SOC验证的主要手段，与以往单纯在软件环境下模拟、流片后测试不同，基于此项技术，软件模块能够在硬件设备上高速运行[2]。例如，软件环境下模拟1s钟的时序行为可能要5-6个小时，在FPGA上就只是实实在在的1s钟，差距是显而易见的，但同时大规模集成电路设计向FPGA的移植过程，就目前来来看，效率不高也不够智能，仍有很多问题需要解决。
　　基于以上问题，本文研究的主要内容就是基于FPGA的SOC验证过程中系统集成、代码移植、环境搭建过程中的自动化方案，文章将结合我再中科院计算所基带芯片原型验证的实际内容展开论述，以具体某一个模块的实际验证过程为例，揭露验证过程中的难点及一些细节问题。

目录

声明

摘要

图表目录

第一章 绪论

1．1 论文的研究背景、目的和意义

1．2 论文的相关专业术语

1．2．1 什么是芯片验证

1．2．2 什么是芯片制造工艺

1．2．3 什么是ASIC、SOC和FPGA

1．2．4 什么是硬件结构描述语言

1．2．5 什么是亚稳态

1．2．6 什么是JTAG

1．3 论文的研究方向与内容

1．4 论文的组织结构

1．5 本章小结

第二章 验证环境及代码管理

2．1 操作系统简介

2．2 硬件平台介绍

2．2．1 FPGA基本资源概述

2．2．2 基本单元LE／ALM

2．2．3 逻辑阵列单元LAB

2．2．4 FPGA资源布局方式

2．2．5 FPGA开发板外围器件介绍

2．3 软件开发工具

2．3．1 Altera Quartus Ⅱ集成开发套件

2．3．2 Synopsys VCS仿真软件

2．4 代码交互工具

2．4．1 工具介绍—SVN

2．4．2 管理机制

2．4 本章小结

第三章 基于FPGA的SOC验证方法

3．1 基本验证方法概述

3．1．1 功能验证

3．1．2 硬件加速器验证方法(Simulation Verification)

3．2 基于FPGA的SOC验证方法

3．2．1 FPGA原型验证在SOC设计中的位置

3．2．2 FPGA原型验证过程描述

3．2．3 SOC到FPGA的移植

3．3 本章小结

第四章 FPGA验证自动化方案的实现

4．1 基本验证流程、各阶段的实施方案及问题

4．1．1 手动移植过程

4．1．2 仿真环境构建过程

4．1．3 搭建Quartus Ⅱ集成开发环境

4．1．4 对于综合后工程的在综合处理

4．1．5 FPGA板上验证

4．2 验证过程中自动化方案的实现

4．2．1 移植替换单元的定位

4．2．2 通用IP

4．2．3 同步器

4．2．4 FIFO的特殊处理

4．2．5 自动化仿真环境的搭建

4．2．6 Quartus Ⅱ自动化编译环境的搭建

4．2．7 增量编译设计

4．2．8 用flash配置FPGA的方法步骤

4．3 本章小结

第五章 总结与展望

5．1 论文总结

5．2 工作展望

附录

附录A 通用IP实现源码

附录B 同步器实现源码

附录C 异步FIFO源码

附录D 自动化仿真环境的搭建的源码

附录E 自动化编译环境源码

附录F 上电自启动的源码(部分)

参考文献

致谢