可共享多通道Cache设计及存储体系的CPN建模与验证

摘要

片上多核处理器体系结构因其低设计复杂度、高性能、低功耗等特性成为当今主流的处理器架构。但片上高度集成给各内核的高速并发访问带来了巨大的压力，而多核处理器结构设计的优劣直接影响系统的性能。其中CMP存储体系的设计占有极其重要的地位:CMP存储体系可缓解处理器与外存的速度差，同时对核间通信有巨大作用，其存储操作直接影响数据的安全可靠性。
　　为了提高数据访问的并行性，为数据的存储与传输提供更快速的路径，本文提出一种面向多核的共享多通道Cache体系原型Architecture UtilizingMulti-Channel Cache，简称为AUMCC。
　　本文对该体系进行了具体设计，主要包括共享多通道Cache的映射机制设计、存储架构的Cache一致性协议设计以及对共享多通道Cache的并发访问冲突处理机制的设计。分析了该体系在提高数据存储和传输的并行性、提高核间通信效率以及简化一致性维护的优势。然后为全相联映射的AUMCC体系(FA-AUMCC)建立层次化CPN模型，并使用CPN工具对模型进行了仿真执行，同时对模型正确性和可行性进行了验证。通过对模型的正确性和可行性的验证证明了FA-AUMCC体系的可实现性。

目录

声明

摘要

第一章 绪论

1．1 课题的背景与意义

1．2 CMP及其存储体系的发展现状

1．3 CPN建模的意义与应用

1．4 论文的主要工作

1．5 论文的组织结构

第二章 面向多核的共享多通道Cache体系设计

2．1 现有多核处理器存储体系结构研究

2．2 面向多核的共享多通道Cache体系综述

2．2．1 Cache的映射机制

2．2．2 FA-AUMCC体系结构

2．2．3 FA-AUMCC体系的写策略

2．3 FA-AUMCC体系的模块设计

2．3．1 TAG模块的数据存储与控制分析

2．3．2 BUFFER模块的数据存储与控制分析

2．3．3 SRAM模块的数据存储与控制分析

2．4 FA-AUMCC体系的Cache一致性协议

2．4．1 典型Cache一致性协议介绍

2．4．2 FA-AUMCC一致性协议设计

2．5 本章小结

第三章 基于CPN的FA-AUMCC体系建模

3．1 CPN工具简介

3．1．1 CPN简介

3．1．2 CPN Tools简介

3．2 FA-AUMCC体系的CPN层次化模型框架

3．3 CPN层次化建模

3．3．1 数据建模

3．3．2 TOP层模型

3．3．3 TAG模块模型

3．3．4 BUFFER模块模型

3．3．5 SRAM模块模型

3．4 本章小结

第四章 FA-AUMCC体系模型验证与分析

4．1 FA-AUMCC模型正确性验证

4．2 子模块模型的正确性验证

4．2．1 Tag模块模型的正确性验证

4．2．2 Buffer模块模型的正确性验证

4．2．3 Sram模块模型的正确性验证

4．3 FA-AUMCC体系模型仿真分析

4．3．1 并行数据访问测试例仿真

4．3．2 冲突数据访问测试例仿真

4．4 本章小结

第五章 总结与展望

5．1 总结

5．2 展望

参考文献

致谢

攻读硕士期间发表的论文